Приемник цифрового биполярного сигнала

Приемник цифрового биполярного сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи . Цель изобретения - повышение помехоустойчивости. Приемник содержит входной согласующий блок (ВСЕ) 1, состоящий из согласующего усилителя 9, дифференциатора 10, сумматора 11, фазовращателя 12, усилитель-ограничитель 2, триггер 3, сумматор 4 по модулю два, формирователь 5 импульсов, селектор 6 уровней, амплитудный дискриминатор 7 и решающий блок (РБ) 8. Приемник позволяет с высокой достоверностью восстанавливать цифровой сигнал, переданный с предельной скоростью , за счет полной компенсации межсимвольных искажений сигнала в ВСБ 1 и устойчивой работы устр-ва при флуктуации фазы. Цель достигается введением сумматора 4 по модулю два, селектора 6 уровней и РБ 8. Приемник по п.2 ф-лы отличается выполнением ВСБ 1. 1 3.п.ф-лы, 2 ил. ( (Л СП 00 00 со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1

SU 1305889 (su 4 Н 04 Ь 27/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н Д BT0PCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3983978/24-09 (22) 29. 11. 85 (46) 23.04.87. Бюл. М- 15 (7 1) Специальное конструкторско-технологическое бюро с опытным производством при Белорусском государственном университете им. В.И.Ленина (72) Н.П.Попков и В.Л.Кириллов (53) 621.376.52(088.8) (56) Авторское свидетельство СССР

В 1218489, кл, Н 04 Т 27/10, 1984. (54) ПРИЕМНИК ЦИФРОВОГО БИПОЛЯРНОГО

СИГНАЛА (5 7 ) Иэ обре тен ие о тно сится к электросвязи. Цель изобретения — повышение помехоустойчивости. Приемник содержит входной согласующий блок (ВСБ) t состоящий иэ согласующего усилителя 9, дифференциатора !О, сумматора 11, фазовращателя 12, усилитель-ограничитель 2, триггер 3, сумматор 4 по модулю два, формирователь 5 импульсов, селектор 6 уровней, амплитудный дискриминатор 7 и решающий блок (РБ) 8.

Приемник позволяет с высокой достоверностью восстанавливать цифровой сигнал, переданный с предельной скоростью, за счет полной компенсации межсимвольных искажений сигнала в ВСБ

1 и устойчивой работы устр-ва при флуктуации фазы ° Цель достигается введением сумматора 4 по модулю два, селектора 6 уровней и РБ 8. Приемник Я по п.2 ф-лы отличается выполнением

ВСБ 1. 1 э.п.ф-лы, 2 ил.

I 305889

Изобретение относится к электросвязи и может быть использовано в системах передачи дискретной информации.

Цель изобретения — повышение поме- 1 хоустойчивости.

На фиг.1 приведена структурная электрическ»ая схема предлагаемого приемника, на фиг.2 — временная диаграмма.

Ю

Приемник цифрового биполярного сигнала содержит входной согласующий блок 1, усилитель-ограничитель 2, триггер 3, сумматор 4 по модулю два, ( формирователь 5 импульсов, селектор б уровней, амплитудный дискриминатор

7, решающий блок 8, Входной согласующий блок 1 содержит согласующий усилитель 9, дифференциатор 10, сумматор 11, фазовраща20 тель 12 °

Приемник работает следующим образом.

Сформированный на передающей сто— роке цифровой биполярный сигнал (например, фиг. 2a) затухает в линии за счет потерь в проводниках и искажается за счет неравномерности амплитудно-частотной характеристики (АЧХ) и нелинейности фазочастотной харак териг тики (ФЧХ) . Со гла сующий усилитель 9, согласованный с конкретной линией связи, частично компенсирует потери в линии. Коэффициент уси3» ления его постоянный в полосе пропус- - кания информационных частот и уменьшается в полосе задержания, обеспечивающей подавление высокочастотной помехи„ Дифференциатор 10 выполнен

40 на операционном усилителе и обеспечивает линейную фильтрацию, т. е. подавление низкочастотной помехи и компенсацию больших неравномерностей затухания амплитуд при линейной ФЧХ.

Фазовращатель 12 осуществляет фазовый сдвиг сигнала "0" 180 .

Такой вращатель 12 являе гся фазовым фипьтром с коэффициентом переда— чи, ра ным единице, который позволяет с использованием сумматора. I I осуществлять компенсацию фазовых искажений, вносимых нелинейностью ФЧХ линии связи. В комплексе входной согласующий блок 1 позволяет исключить межсю вольные искажения и другие помехи.

После такой обработки сигнал приобретает форму (фиг,2б) с выраженными признаками информационных символов

tt 11l tf0 II и

Дальнейшая обработка сигнала осуще ствляе тся следующим образом, Сигнал (фиг. 2б) поступает на. вход усилителя-ограничителя 2, который содержит схему усиления с амплитудным ограничением и схему нулькомпаратора.

Сформированный сигнал (2в) поступает ка второй вход триггера 3, на первый вход которого подается импульсный сигнал, сформированный в селекторе б уровня (фиг. 2г) и в амплитудном дискриминаторе 7 (фиг. 2д) . Триггер 3 устанавливается в единичное состояние по переднему фронту импульсов, посту— пающих с. амплитудного дискриминатора

7 на первый вход триггера 3, тогда, когда на втором входе сигнал единич— ного уровня, и устанавливается в нулевое состояние, когда на втором входе сигнал н улев о го уровня (фиг. 2е ) .

На входы сумм" ò.îðà 4 по модулю два поступают сигналы с выхода триггера

3 и с выхода усилителя-ограничителя

2, на входе которого формируется тактовая частота посылок (фиг. 2ж) . Сумматор 4 по модулю два является логической схемой ИСКЛЮЧАЮЩЕЕ ИЛИ.

Формирователь 5 импульсов по заднему фронту импульсов тактовой. частоты формирует короткие импульсы необходимой длительности (фиг,2з) и выполнен по схеме одновибратора. Решающий блок 8 является синхронным триггером, если информация в дальнейшем транслируется в последовательном коде (фиг.2и), либо сдвиговым регистром., если информацию необходимо представить в параллельном коде.

На первый вход решающего блока 8 поступает информация с амплитудного дискриминатора 7, а на второй - стробирующие импульсы с формирователя 5 импульсов. По стробирующим импульсам решающий блок 8 устанавливается либо нулевое состояние (определяет логический "0"), либо единичное (определяет логическую "1") в зависимости от уровня информационного сигнала (фиг.2д) . Причем любые флуктуации поро га (фазы) информационно ro импульса (фиг.2д) автоматически сказываются на флуктуации стробирующих импульсов (фиг.2ж), чем обеспечивается помехоустойчивая работа решающего блока 8.

Таким образом, устройство позволяет с высокой достоверностью восста1305889 формула изобретения

Фиа2

Составитель О. Геллер

Техред Л.Сердюкова

Редактор И.Горная

Корректор М.Самборская

Заказ 1467/57

Тираж 639

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 навливать цифровой сигнал, переданный с предельной скоростью, за счет полной компенсации межсимвольных искажений сигнала во входном согласующем блоке 1 и устойчивой работы устройствв а при флук туации фазы .

1 ° Приемник цифрового биполярного сигнала, содержащий входной согласующий блок, выход которого соединен с входом усилителя-ограничителя, формирова те ль импульсов, амплитудный дискриминатор, выход которого подклю-1 чен к первому входу триггера, о т— личающий ся тем, что, сцелью повышения помехоустойчивости, введены сумматор по модулю два, решающий блок и селектор уровней, вход 20 которого подключен к входу усилителяограничителя, выход которого соединен с первым входом сумматора по модулю два и вторым входом триггера, первый

25 вход которого соединен с первым входом решающего блока, второй вход которого подключен к выходу формирователя импульсов, вход которого подключен к выходу сумматора по модулю два, второй вход которого подключен к выходу триггера, при этом выход селектора уровней соединен с входом амплитудного дискриминатора.

2. Приемник по п,1, о т л и ч а— ю шийся тем, что входной согласующий блок содержит фазовращатель, сумматор, дифференциатор и согласующий усилитель, выход которого соединен с первым входом сумматора и входом дифференциатора, выход которого соединен с вторым входом сумматора и входом фазовращателя, выход которого подключен к третьему входу сумматора, выход которого является выходом входного согласующего блока, входом которого является вход согласующего усилителя.