Анализатор частотных характеристик

Анализатор частотных характеристик

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области ннйормацио Ко-измерительной техники . Может быть использовано для экспериментального определения частотных характеристик приборов и устройств автоматики. Цель изобретения - повышение точности и быстродействия измерений. Для достижения поставленной цели в устройство введены блок 3 sRshi л м i j BHajvl .

д 11 4 С 01 В. 23/ "6

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и АВТОРСКОМУ CBRPETEF ГВУ

)са

1 фр

„„;у+ "„:. ф ф Q>g сОЮБ сОНГГСН М .:1 ф.Р ф м со удлис ич сних .;.;,, Б РЕСПУБЛИК .

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3870800/24-21 (22) 22.03.8з (46) 30.04.87. Б;ол. № 16 (72) И.Н. Ингстер, В.В, Каманин, А.В. Кораблев, к1,В. Потулов и В.Л. Iepников (53) 621.376.6(088.8) (56} Авторское свидетельство СССР

¹ 154607, кл. G 01 К 23/16, 1962.

Патент CIIIA ¹ 3808526, кл. С 01 Е 23/ l6, 1974. (g4) Г ч13 тСР АСТСТ1гт Х„Р,тгР1С

Пт -.. (57) Изобретение относигся к oC;.гасти инс::ормационно-измерительной техники. Может быть использовано для экспериментального определения частот-ных характеристик приборов и уст-ройств автоматики. желт изобретения повьньение точности и быстродействия измер ний. Для достижения поставленной,ели в устройство введены блок 3

1307373 настройки амплитуды тестового сигнала, блок 9 контроля амплитуды, масштабный блок 5, переключатель 6, демультиплексор 14, блоки 17, 18 интегрирования, вычислители 10, 19.

Устройство также содержит исследуемый объект 1, генератор 2 гармонических тестовых сигналов, масштабный блок 4, аналого-цифровой преобразователь 7, формирователь 8 опорных функций, перемножители 11, 12, блок 13 управлеИзобретение относится к информационно-измерительной технике, в частности к устройствам, представляющим собой аналого-дискретные измерители коэффициентов рядов Фурье, исполь- 5 зуемые для экспериментального определения частотных характеристик приборов и устройств автоматики.

Цель изобретения — повышение точности и быстродействия измерений.

На фиг, 1 — 4 изображены структурная схема анализатора частотных характеристик и его отдельных блоков, на фиг.5-7- временные диаграммы выходных сигналов блоков анализатора.

Анализатор частотных характерис" тик содержит исследуемый объект 1, генератор 2 гармонических тестовых сигналов, блок 3 настройки амплитуды тестового сигнала, первый 4 и второй 5 масштабные блоки, переключатель б аналого-цифровой преобразоваt

25 тель 7, формирователь 8 опорных функций, блок 9 контроля амплитуды, первый вычислитель 10, первый 11 и второй 12 перемножители, блок 13 управления, демультиплексор 14, первый

15, второй 16, третий 17 и четвертый

18 блоки интегрирования, второй вычислитель 19 и блок 20 индикаторов, Блок 3 настройки амплитуды тестового сигнала содержит блок 21 вычита- 35 ния, блок 22 сравнения, блок 23 памяти, генератор 24 синхроимпульсов, первый 25 и второй 26 вентили и сумматор 27, ния, блоки 15, 16 интегрирования, блок 20 индикаторов. В описании изобретения приведены также схемы блока

3 настройки амплитуды тестового сигнала, блока 9 контроля амплитуды, вычислителя 19. Устройство обеспечивает автоматическую установку требуемого уровня амплитуды первой гармоники на выходе объекта, что позволяет достичь поставленной цели. 3 з.ц. ф-лы, 7 ил.

Блок 9 контроля амплитуды содержит ключ 28, блок 29 памяти, вычислитель

30 и счетчик 31.

Второй вычислитель 19 содержит генератор 32 синхроимпульсов, блоки

33-40 умножения, первый 41 и второй

42 квадраторы, первый сумматор 43, блок 44 вычитания, второй сумматор

45, первый 46 и второй 47 блоки деления °

Первый выход генератора 2 гармонических тестовых сигналов соединен с выходной клеммой, первый вход — с пе вым входом блока 13 управления, второй выход — с входом формирователя

8 опорных функций,-два выхода которого соединены е выходами первого 11 и второго 12 перемножителей, вторые входы которых соединены с выходами аналого-цифрового преобразователя 7.

Первые входы первого 15 и второго

16 блоков интегрирования соединены с вторым выходом блока, 13 управления.

Первый вход первого масштабного блока 4 соединен с первой входной клеммой. Выход переключателя 6 соединен с входом аналого-цифрового преобразователя 7. Первый вход переключателя 6 соединен с выходом первого масштабного блока 4, второй вход— с выходом второго масштабного блока

5, первый вход которого соединен с второй входной клеммой. Третий вход переключателя 6 соединен с третьим выходом блока 13 управления, четвертый и пятый выходы которого соединены с вторыми входами соответственно первого 4 и второго 5 масштабных

13073;3 блоков. Шестой выход блока 13 управления соединен с первыми входами блока. 3 настройки амплитуды тестового сигнала, блока 20 индикаторов и блока 9 контроля амплитуды. Седьмой и восьмой выходы блока 13 управления соединены соответственно с вторым и третьим входами блока 3 настройки амплитуды тестового сигнала, первый выход которого соединен с вторым 10 входом генератора 2 гармонических тестовых сигналов, второй выход = с первым входом блока 13 управления, а четвертый вход — с первым выходом блока 9 контроля амплитуды, второй вход 15 которого соединен с девятым выходом блока 13 управления, второй выход— с вторым входом блока 13 управления, а третий вход — с выходам первого вычислителя 10, первый вход которого 20 соединен с десятым входом блока 13 управления и первым входом второго вывычислителя 19, второй и третий входы — с выходами первого 15 и второго

16 блоков интегрирования, а четверты11 25 вход с одиннадцатым выходом блока 13 управления, двенадцатый выход которого соединен с вторым входом второго вычислителя 19, тринадцатый выход— с первым входом демультиплексора 14, 30 второй и третий входы которого соединены с выходами соответственно первого 11 и второго 12 перемножителей.

Первый и второй выходы демультиплексора 14 соединены с вторыми входами соответственно первого 15 и второго

16 блоков интегрирования, а третий и четвертый выходы — с первыми входаMi: соответственно третьего 17 и четвертого 18 блоков интегрирования. 40

В. ходы блоков 15-18 интегрирования соединены соответственно с третьим, четвертью, пятым и шестым входами второго вычислителя 19, первый и втoрой выходы которого соединены соот- 45 ветственна с вторым и третып1 входами блока 20 индикаторов. Седьмой вход второго вычислителя 19 соединен с третьим входом генератора 2 гармонических тестовьг сигналов и с че- 50 тырнадцатьм выходом блока 13 управления, пятнадцатый гыход которого соединен с четвертым входом генератора

2 гармонических тестовых сти налов, а второй выход — с вторыми входами третьего 17 и четвертого 18 .блоков интегрирования, В блоке 3 настройки амплитуды тестового сигнала первый вход генератора -4 синхра 1мт1 JII coiE oe.,ttito)l c p»tходом блока 22 сравнен ibt черзтп1, второй, третий и чстгертыт :. Вихадь1 генератора 24 стп.храпмпульсов соединень1 соответственно с первьг ьн гходами блоков 21 и 23 Bbt tt тания и па:1яти 9 с первым входом блока 2 cpaBI!ettIIEI и входом второго вентиля 26, 1ты; од которого соединен с зихадамн первого вентиля 25 Ii c первым D : oiJobt crib: tB i oра 27, Выход которого ягляется первым выходом блока 3 настройки амплитуды тестового сигнала. Второй Вход сумматора 27 соединен с первь=1 зходам блока 21 гычитания. Третий Вход сумматора 27 соед11нен с Выходам блока 23 памяти, второй вход катарагс сое;п1ItBH с зторьтм В; Одом блока 22 cp;,внеttnII и В txoac„"1 б ттака 2 1 Выт11txattiti;

Третий Вход блока 23 памяти является первым входом блока 3 1астрай1,1 амплитуды тестового сигнала и соединен с третьим входом блока 22 сравнения, В opoé Вход блока " 1 lbiilttT а— ния второй вход l.etlер тnp.E 24 и третий вход блока 21 вычитания являются соответственно -"торим, третьим и чет-.ертым входами блока 3 настройки амплитуды тестового сигнала, Вторым выходам которого является выход блока 22 сравнения.

В блоке 9 контроля ампли-уды первый Вход Вьгчислителя 30 соединен с первыми входами кл.пча 28, счет гика

31 и блока 29 памяти и является первым входом блока 9 контроля амплитуды, вторым входом которого является второй вход счет тика 3 1 перзый1 вы-. ход которого соединен с Вторим входом блока 29 памяти, а второй Выход са вторым входом ьычислителя 30, третий ВхОд котОрОГo соединен с I.ар=

BbtM BbtxoQob1 алака 29 па: IEIvtl ti вторим

ЬХОДОМ КЛЮт1а 28. ТрЕ I Bttbl B IO,ION IOJiO ка 9 контроля а11плитуды является третий вход блока 29 памяти, Второ . зьгход которогo соедгне с четзертым в одом вычислителя 30, выход котароГа СОЕДИНЕН С тРЕтЬИ. ВХОДОМ Кт1Ютта

28 выход которого ягляется первым выходом блока 9 контгаля амплитуды, вторым ВВ1ходом кс-араго является зыХад ЗЫЧИСтн1тЕЛя 30.

Во втором Вычислителе 19 первый выход ге. ератора 32 синхроимпульсаь. соединен с IIepBb1"1и входами первого

33, второго 34, третьего 35 и четвертого 36 блоков умноже1тня, второй

1307373 выход — с первыми входами пятого

37, шестого 38, седьмого 39 и восьмого 40 блоков умножения и первого

41 и второго 42 квадраторов, третий выход — с первыми входами первого

43 и второго 45 сумматоров и блока

44 вычитания, четвертый выход — с первыми .входами первого 46 и второго

47 блоков деления, вторые входы которых соединены соответственно с вы- (0 ,ходами блока 44 вычитания и первого сумматора 43, а выходы являются первым и вторым выходами второго вычислителя 19..

Третьи входы блоков 46 и 47 деле- 15 ния соединены с выходом второго сумматора 45, второй вход которого сое динен с выходом первого квадратора

41, а третий вход — с выходом второго квадратора 42, второй вход кото- 20 рого соединен с вторыми входами седьмого 39 и восьмого 40 блоков умножения и выходом четвертого блока 36 умножения, второй вход. которого соединен с вторым входом третьего блока 25

35 умножения, выход которого соединен со вторыми входами пятого 37 и шестого 38 блоков умножения и первого квадратора 41. Второй вход первогс блока 33 умножения соединен с вторым 30 входом второго блока 34 умножения, выход которого .соединен с третьими входами шестого 38 и седьмого 39 блоков умножения. Выход седьмого блока

39 умножения соединен со вторым входом первого сумматора 43, третий вход которого соединен с выходом пятого блока 37 умножения, третий вход которого через восьмой блок 40умножения соединен со вторым входом 40 блока 44 вычитания, а также соединен с выходом блока 33 умножения, третий вход блока 44 вычитания соединен с выходом шестого блока 38 умножения.

Первым, вторым, третьим, четвертым, 45 пятым, шестым и седьмым входами второго вычислителя 19 являются соответственно второй вход первого блока

33 умножения, второй вход четвертого блока 36 умножения, третий вход 50 второго блока 34 умножения, третий вход первого блока 33 умножения, третий вход четвертого блока 36 умножения, третий вход третьего блока 35 умножения и первый вход генера- 55 ора 32 синхроимпульсов.

В качестве исследуемого объекта

1 может быть широкий класс систем автоматического управления (гидравлические, электрические, системы управления движением различных объектов и др.), состоящие из последовательно включенных блоков (например, усилитель мощности, корректирующее устройство, устройство управления, исполнительный механизм и т.п.), которые могут быть охвачены обратными связями (по положению, по скорости и т.д.) .

Анализатор частотных характеристик работает следующим образом, Перед началом работы на задатчиках кодов частоты, амплитуды, периода усреднения и масштабов блока 13 управления, предназначенного для фор мирования сигналов управления парамет рами синусоидального тестового сигнала, а также синхронизации и управления работой отдельных блоков анализатора в процессе вычисления частотных характеристик, устанавливаются их величины, определяемые конкретными требованиями эксперимента. Величина кода частоты с первого выхода блока 13 управления поступает на первый вход генератора 2 гармонических тестовых сигналов,, предназначЕнного длявыработки синусоидального сигнала заданной амплитуды и частоты и представляющего собой цифро-аналоговый синтезатор частоты и подготавливает

его к генерированию сигнала заданной частоты. Величина масштабных коэффициентов с четвертого и пятого выходов блока 13 управления поступает на вторые (управляющие) входы масштабных блоков 4 и 5. и устанавливаются с помощью преобразователей код-сопротивление требуемые масштабы считывания входного и выходного сигналов-.

При включении блока 13 управления на его шестом выходе появляется сигнал, который,. поступая на,первые входы блоков 3 настройки амплитуды; блока 20 индикаторов и блока 9 контроля амплитуды, осуществляет обнуление блока 23 памяти, блока 22 сравнения, блока 29 памяти„ ключа 28, счетчика 31 и вычислителя 30, а также вызывает срабатывание сумматора 27 и на его выход поступает сигнал с его второго входа, пропорциональный зада- ваемой амплитуде выходного сигнала объекта 1, при котором снимается частотная характеристика. Величина амплитуды, установленная на соответ1307373

Сигнал с выхода исследуемого объекта 1 через масштабный блок 5,, 1 в котором его амплитудный диапазон приводится в соответствие с динами55 ствующем задатчике блока 13 управления, поступает с седьмого выхода блока 13 управления на второй вход блока 3 настройки амплитуды. Сигнал с выхода сумматора 27 поступает на второй вход генератора 2 гармонических тестовых сигналов. При этом масштаб выходного усилителя генератора

2 тестовых сигналов устанавливается таким, чтобы он генерировал гармони- 10 ческий сигнал с заданной амплитудой.

На десятом и двенадцатом выходах блока 13 управления появляются сигналы, равные 2К„„ /Т и 2К„,„/Т, которые поступают в вычислители 10 и 19. а на третьем и тринадцатом выходах появляются импульсы.(фиг. 5), сдвинутые по времени, по которым переключатель 6 соединяет с выходом то свой первый, то второй входы, а в де- 20 мультиплексоре 14 третий вход подключается то к первому, то к третьему

его выходам, а второй вход — то ко второму, то к четвертому выходам.

Затем сигнал с пятнадцатого выхода блока 13 управления поступает на запускающий четвертый вход генератора

2 тестовых сигналов, который начинает

Генерировать гармонический тестовый сигнал заданной амплитуды и частоты, а 30 также появляется сигнал на втором выходе блока 13 управления, по которому объединяются и перезапускаются блоки

15-18 интегрирования, Сигнал с первого выхода генератора 2 гармонических тестовых сигналов поступает на исследуемый объект 1 и начинает раскачивать era, а сигнал со второго выхода поступает на вход формирователя 2 опорных функций, в 40 котором формируются коды ортогональных функций sinu;t (первый выход) и cosa;t (второй выход).

В блоке 13 управления начинает работать синхрогенератор,. который 45 определяет порядок появления сигналов на его втором, восьмом, девятом, одиннадцатом и четырнадцатом входах.

При этом анализатор находится в режиме контроля окончания переходного 50 процесса в исследуемом объекте 1; и обработке подвергается только выходной сигнал исследуемого объекта 1;. ческим диапазоном блоков и устройств анализатора, и переключатель 6 поступает на вход аналого-цифрового преобразователя 7, где сигнал преобразуется в цифровой код и поступает на вторые входы перемножителей 11 и 12, на первые входы которых поступает с выходов формирователя 8 опорных функций коды опорных синусов и косинусов. Сигналы с выходов перемножителей 11 и 12, равные соответственно

y(t) since;t и y(t) совы;t, через демультиплексор 14 поступают на вторые входы интеграторов 16 и 15 соответственно, которые осуществляют интегрирование сигналов произведений ° Через промежуток времени, равный одному периоду формируемого тестового сигнала, на одиннадцатом выходе блока 13 управления появится сигнал, который поступает на четвертый вход вычислителя 10; в котором по этому сигналу начинается вычисление величины амплитуды первой гармоники, Через промежуток времени, необходимый для записи выходных сигналов интеграторов 15 и 16 в вычислитель

10, на втором выходе блока 13 управления появгяется сигнал, по которому интеграторы 15-18 обнуляются и начинается новый цикл интегрирования.

Сигнал с выхода вычислителя 10 поступает на третий вход блока 9 контроля амплитуды, который начинает работать по сигналу, поступающему на его второй вход с девятого выхода блока 13 управления. По первому сигналу срабатывает счетчик 3 1 и на его первом выходе появляется сигнал, а на втором выходе сигнал не появляется. При этом в первой ячейке блока

29 памяти записывается значение амплитуды первой гармоники на первом периоде формирования сигнала. Одна . ко, так как не срабатывает вычислитель 30, то сигнал на выходе ключа

28 не появляется, а следовательно, не появляются и сигналы на выходах блока 9 контроля амплитуды. При этом блок 3 настройки амплитуды тестового сигнала не срабатывает и генератор 2 гармонических тестовых сигналов продолжает генерировать тестовый синусоидальный сигнал с первоначальной заданной амплитудой.

При появлении сигналов на одиннадцатом, а затеи и на втором вы1307373

10 хода блока 13 управления в конце второго периода формируемого тестового сигнала происходит новое срабатывание вычислителя 10, а интеграторы 15 и 16 обнуляются и запускаются снова. После срабатывания всех бло- ков вычислителя 10 на его выходе вычисляется значение амплитуды первой гармоники выходного сигнала исследуемого объекта 1; на втором периоде, которое поступает на третий вход блока 9 контроля амплитуды. На второй вход блока 9 контроля амплитуды с девятого выхода блока 13 управления поступает управляющий импульс, по которому сначала появляется сигнал на первом выходе счетчика 3 1, а затем с некоторой задержкой и на втором его выходе. При этом записанные значения амплитуд первой гармоники на двух последовательных периодах колебаний поступают в вычислитель 30, в котором вначале вычисляется значение о по формуле

Afnj -A (n-15

3= 2

A(n)+A (n-1) а затем осуществляется сравнение 3 и 3>.

Если 9 r 3>, то =игнал на выходе вычислителя 30 отсутствует, ключ 28 закрыт и анализатор продолжает в режиме контроля окончания переходного процесса в исследуемом объекте 1.

Если на одном из периодов формируемого синусоидального сигнала начинает выполняться неравенство

8 8, что сооответствует окончанию переходного процесса в исследуемом объекте 1;и достижению устойчивых колебаний, то на выходе вычислителя 30 появится сигнал. При этом сработает ключ 28 и значение амплитуды первой гармоники выходного сигнала исследуемого объекта 1; поступает на четвертый вход блока 3 настройки амплитуды тестового сигнала, в котором он поступает на третий вход блока 21 вычитания. Одновременно сигнал с выхода вычислителя 30 поступает на второй вход блока 13 управления, разрешая появление на его восьмом выходе управляющего сигнала.

Анализатор переходит в режим настройки амплитуды выходного сигнала исследуемого объекта 1.

Сигнал с восьмого выхода блока

13 управления поступает через третий вход блока 3 настройки амплитуды тестового сигнала на второй вход генератора 24 синхроимпульсов (фиг. 6).

Вначале срабатывает блок 21 вычитания и сигнал на era выходе равен разности между кодом установленной амплитуды в блоке 13 управления ч кодом амплитуды установившихся колебаний. Эта разность записывается в блоке 23 памяти при подаче на его второй вход управляющего сигнала, а также поступает на второй вход блока. 22 сравнения, где она сравнивается с нулем при поступлении на его первый вход сигнала с третьего выхода генератора 24 синхроимпульсов.

Если этот сигнал отличен от нуля, то сигнал на выходе блока 22 сравнения отсутствует, по сигналу с четвертого выхода генератора 24 синхроимпульсов срабатывает сумматор 27 и происходит вычисление скорректированного сигнала управления амплитудой генерируемого тестового сигнала.

Сигнал с выхода сумматора 27 поступает на первый вход генератора 2 гармонических тестовых сигналов и изменяет масштаб его выходного усилителя.

При этом изменяются величины амплитуды сигнала на выходе исследуемого объекта 1; и анализатор снова работает в режиме контроля окончания переходного процесса. Если сигнал на выходе блока 21 вычитания близок к нулю, то срабатывает блок 22 сравнения и на его выходе появляется сигнал, который поступает на первый вход генератора 24 синхроимпульсов и на второй выход блока 3 настройки амплитуды тестового сигнала. При подаче сигнала на первый вход генератора 24 синхроимпульсов он возвращается в исходное состояние, сигнал на его четвертом выходе не появляется и сигнал на выходе сумматора 27 не изменяется.

Сигнал со второго выхода блока 3 настройки амплитуды тестового сигнала поступает на первый вход блока 13 управления, который переводится в режим вычисления вещественной и мнимой частотных характеристик исследуемого объекта 1. При этом на десятом и двенадцатом выходах блока 13 управления вычисляются новые значения

2К,„ /Т и 2К,„/Т с учетом числа N периодов усреднения, второй, восьмой, девятый и одиннадцатый выходы отклю1307373

2КА ((1-е ) ь Х =,- /" т., 40

- (/ь Го

2КАД (1 — е ) а (nJ. — — ——

7Т

Значение вещественной частотной характеристики Р((а,) вычисляется на выходе блока 47 деления, мнимой час- тотной характеристики Q(u;) — на выходе блока 46 деления, а генератор

32 возвращается в исходное ждущее состояние. Значения Р(И;) и Q(u;) выводятся на блок 20 индикаторов.На этом процесс вычисления частотных характеристик на заданной частоте прекращается. Для вычисления Р(у ;) и g(u;) на всех частотах вьппеописанный процесс необходимо повторить. чаются от генератора синхроимпульсов, в результате чего блок З.настройки амплитуды тестового сигнала, блок 9 контроля амплитуды и вычислитель 10 отключаются. 5

E одном такте работы анализатора на выходах перемножителей 11 и 12 вычисляются х sinut и х cosUt, а в другом — у sinut и у cosut соответственно. Эти сигйалы проходят через демультиплексор 14 и по сигналу с тринадцатого выхода блока 13 управления распределяются по соответствующим блокам 15-18 интегрирования.

В момент, соответствующий концу времени усреднения, появляется сигнал на четырнадцатом выходе блока

13 управления. Этот сигнал поступает на третий вход генератора 2 гармонических тестовых сигналов и генерирование тестового синусоидального сигнала прекращается. Этот же сигнал поступает на первый вход генератора

32 синхроимпульсов (фиг. 7) вычислителя 19, запуская его. По сигналам генератора 32 синхроимпульсов сигналы с выходов блоков 15-18 интеграторов записываются на входных регистрах блоков 33-36 умножения. В вычислителе .19 и блоках 33-36. осуществля30

Р ется вычисление величины ав, Ьвх, а и bв, а затем по сигналам на вых вых выходах генератора 32 синхроимпульсов осуществляется вычисление вещественной и мнимой частоты характеристик 35 исследуемого объекта 1 по формулам

Таким образом, предлагаемый ана— лизатор частотных характеристик позволяет определять частотные характеристики блоков, входящих в состав сложных объектов, когда непосредственная подача на их вход тестового синусоидального сигнала невозможна, или исследовать разомкнутые системы в условиях работы замкнутых систем.

При этом происходит автоматическая установка требуемого уровня амплитуды первой гармоники на выходе исследуемого объекта, что особенно важНо при исследовании нелинейных систем, и автоматическое определение момента окончания переходных процессов в системе, что существенно повышает точность и быстродействие анализатора (так как не надо вручную устанавливать число периодов раскачки системы с запасом) при исследованиях, систем или звеньев со слабой степенью демпфирования, или с большими постоянными времени.

Формула изобретения

1. Анализатор частотных характеристик, содержащий генератор гармонических тестовых сигналов, первый выход которого соединен с выходной . клеммой, первый вход — с первым выходом блока управления, второй выход — с выходом формирователя опорных функций, два выхода которого соединены с первыми входами соответственно первого и второго перемножителей, вторые входы которых соединены с выходом аналого-цифрового преобразователя, первый и второй блоки интегрирования, первые входы которых соединены с вторым выходам блока управления, блок ичдикаторов и первый масштабный блок, первый вход которого соединен с первой входной клеммой,. отличающийся тем, .что, с целью повышения точности и быстродействия измерений, в него введены блок настройки амплитуды тестового сигнала, блок контроля амплитуды, второй масштабный блок, переключатель, демультиплексор, третий и четвертый блоки интегрирования и первый и второй вычислители, причем выход переключателя соединен с входам аналого-цифрового преобразователя,первый вход переключателя

СОЕДИНЕН С ВЫХОДОМ IISDBOI маСштабного блока, второй вход с выходом второго масштабного блока, первый вход которого соединен с второй входной клеммой, третий вход переключателя соединен с третьим выходом блока управления, четвертый и пятый выходы которого соединены с вторыми входами соответственно первого и второго масштабных блоков, шестой выход блока управления соединен с первыми входами блока настройки ам- 1О плитуды тестового сигнала, блока индикаторов-и блока контроля амплитуды, седьмой и восьмой выходы блока управления соединены соответственно с вторым и третьим входами блока настройки амплитуды тестового сигнала, первый выход которого соединен с вторым входом генератора гармонических тестовых сигналов, второй выход — с первым входом блока управления, а четвертый вход — с первым выходом блока контроля амплитуды, второй вход которого соединен с цевятым выходом блока управления, второй выход — с вторым входом блока

25 уПравления, а третий вход — с выходом первого вычислителя, первый уход которого соединен с десятым вы одом блока управления и первым рходом второго вь1числителя, второй

И третий входы — с выходами первого

g второго блоков интегрирования, а цетвертый вход — с одиннадцатым вы одом блока управления, двенадцатый выход которого соединен с вторым

35 входом второго вычислителя, тринадцатый выход — с первым входом демультиплексора, второй и третий входы которого соединены с выходами соответственно первого и второго перемножителей, первый и второй выходы демультиплексора соединены с вторыми входами соответственно первого и второго блоков интегрирования, а третий и четвертый выходы соединены с. первыми входами соответственно третьего и четвертого блоков интегрирования, Выходы блоков интегрирования соединены соответственно с третьими, четвертым, пятым и шестым входами второго вычислителя, первый и второй выходы которого соединены соответственно с вторым и третьим входами блока

Индикаторов, седьмой вход второго вычислителя соединен с третьим входом генератора гармонических тестовых сигналов и с четырнадцатым выходом блока управления, пятнадцатый выхоа

14 которого соединен с четвертым входом генератора тестовых сигналов, а второй выход — с вторыми входами третьего и четвертого блоков интегрирования.

2. Анализатор по и. 1, о т л ич а ю шийся тем, что блок настройки амплитуды тестового сигнала содержит блок вычитания, сумматор, блок памяти, блок сравнения, первый и второй вентили и генератор синхроимпульсов, первый вход которого соединен с выходом блока сравнения, первьй„ второй, третий и четвертый выходы генератора синхрож пульсов соединены соответственно с первыми входами блоков вычитания и памяти, с первым входом блока сравнения и входом второго вентиля, выход которого соединен с выходом первогО вентиля и с первым входом сумматора, выход которого является первым выхо- дом блока настройки амплитуды тестового сигнала, второй вход сумматора соединен с первым входом блока вычитания, третий вход сумматора соединен с выходом блока памяти, второй вход которого соединен с вторым входом блока сравнения и выходом блока вычитания, третий вход блока памяти является первым входом блока настройки амплитуды тестового сигнала и соединен с третьим входом блока сравнения и входом первого вентиля, при этом второй вход блока вычитания, второй вход генератора синхроимпульсов и третий вход блока вычитания являются соответственно вторым, третьим и четвертым входами блока настройки амплитуды тестового сигнала, вторым выходом которого является выход блока сравнения.

3. Анализатор по п. 1, о т л и— ч а ю шийся тем, что блок контроля амплитуды содержит счетчик, ключ

У блок памяти и вычислитель, первый вход которого соЕдинен с первыми входами клича, счетчика и блока памяти и является первым входом блока контроля амплитуды, вторым входом которого является второй вход счетчика, первый выход которого соединеч с вторым входом блока памяти, а второи выход — с вторым входом вычислителя, третий вход которого соединен с первым выходом блока памяти и вторым входом ключа, третьим входом блока контроля амплитуды является третий

1307373

)б вход блока памяти, второй выход которого соединен с четвертым входом вычислителя, выход которого соединен с третьим входом ключа, выход которого является первым выходом блока 5 контроля амплитуды, вторым выходом которого является выход вычислителя.

4. Анализатор по п. 1, о т л ив ч а ю шийся тем, что второй 10 вычислитель содержит генератор синхроимпульсов, восемь блоков умножения, два квадратора, первый и второй сумматоры, блок вычитания и два блока деления, причем первый выход генера- 15 тора синхроимпульсов соединен с первыми входами первого, второго, третье. го и четвертого блоков умножения, второй выход — с первыми входами пятого, шестого„ седьмого, восьмого 20 блоков умножения и первого и второго квадраторов,. третий выход — с первыми входами первого и второго сумматоров и блока вычитания, четвертый выход — с первыми входами первого

25 и второго блоков деления, вторые входы которых соединены соответственно с выходами блока вычитания и первого сумматора, а выходы являются первым и вторым выходами второго вычислителя, третьи входы блоков деления соединены с выходом второго сумматора, второй вход которого соединен с выходом первого квадратора, а третий вход — с выходом второго квадратора, 35 второй вход которого соединен с вторыми входами седьмого и вос.ьмого блоков умножения и выходом четвертого блока умножения,. второй вход которого соединен с вторым входом третьего блока умножения, выход которого соединен с вторыми входами пятого и шестого блоков умножения и первого квадратора, второй вход первого блока умножения соединен с вторым входом второго блока умножения, выход которого соединен с третьими входами шестого и седьмого блоков умножения, выход седьмого блока умножения соединен с вторым входом первого сумматора, третий вход которого соединен с выходом пятого блока умножения, третий вход которого через восьмой блок умножения соединен с вторым входом блока вычитания, а также соединен с выходом первого блока умножения, третий вход блока вычитания соединен с выходом шестого блока умножения, при этом первым, вторым третьим, четвертым, пятым, шестым и седьмым входами второго вычислителя являются соответственно второй вход первого блока умножения, второй вход четвертого блока умножения, третий вход второго блока умножения, третий вход первого блока умножения, третий вход четвертого блока умножения, третий вход третьего блока умножения и первый вход генератора синхроимпульсов.

13О 373

Составитель С.Лебелев

Техреду Л.Сердюкова

Редактор А.Ревин

Корректор М.Демчик

Заказ 1628/ч5 тираж 731 Нодписное

ВНИИПО Государственного комитета СССР ло делам изобретений и открытии

113035, Москва, Ж-35, Раушская наб., д. «/5

Производственно-попиграфическое предприятие, г. Ужгород, ул. Рроектнал, 4