Устройство для определения временного положения сигнала

Устройство для определения временного положения сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть, использовано в измерительных и автоматизированных системах обработки сигналов. Цель изобретения - расширение функциональных возможностей. Для достижения поставленной цели в устройство /8 введены триггеры 5 н 16, регистр 15, элементы И-ИЛИ 8, 9, коммутатор 7, формирователь 12. Устройство также содержит счетчик 1, 17, аналого-цифройой преобразователь 2, дискриминатор 3 уровня, блок 4 памяти, триггеры II и 14, элемент И 13, входную 18 и выходную 19 шины, генератор 6, компаратор 10. Устройство обеспечивает достижение высокой точности определения временного положения сигналов различной формы, что обусловливает возможность измерения абсолютного максимума сигнала и формирования временной отметки в виде импульса с фиксированной задержкой относительно SS момента достижения сигналом уровня, равного половине максимального значения . 2 ил. (Л ОС о 4 4i

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1

09) (И) (51) 4 G 04 F 10/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3925444/24-21 (22) 08 ° 07,85 (46) 30.04.87. Бюл, У 16 (72) С.К. Лопатин (53) 681.317(088.8) (56) Авторское свидетельство СССР

Ф 607176, кл. G 04 F 10/04-, 1976.

Авторское свидетельство СССР

Ф 800957, кл, G .04 F 10/04, 1979, (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ВРЕИЕННОГО ПОЛОЖЕНИЯ СИГНАЛА (57) Изобретение относится к импульсной технике и может быть использовано в измерительных и автоматизированных системах обработки сигналов, Цель изобретения — расширение функциональных воэможностей. Для достижения поставленной цели в устройство введены триггеры 5 и 16, регистр 15, элементы И-ИЛИ 8, 9, коммутатор 7, формирователь 12. Устройство также содержит счетчик 1, 17, аналого-цифровой преобразователь 2, дискриминатор 3 уровня, блок 4 памяти, триггеры 11 и 14, элемент И 13, входную 18 и выходную 19 шины, генератор 6, компаратор 10. Устройство обеспечивает достижение высокой точности определения временного положения сигналов различной формы, что обусловливает возможность измерения абсолютного максимума сигнала и формирования временной отметки в виде импульса с фиксированной задержкой относительно 9 момента достижения сигналом уровня, равного половине максимального значения. 2 ил, С:

1 . 13074

Изобретение относится к импульсной технике и может быть испольэовано в измерительных и автоматизиро.ванных системах обработки сигналов, Цель изобретения — расширение

t, функциональных воэможностей устройства, На фиг.l приведена функциональная схема предлагаемого устройства; на фиг.2 — временные диаграммы его работы, Устройство содержит первый счетчик !, аналого-цифровой преобразователь (АЦП) 2, дискриминатор 3 уровня, блок 4 памяти, триггер 5, генератор 6, коммутатор 7, элементы И-ИЛИ

8 и 9, компаратор 10, триггер 1!, формирователь 12, элемент И 13, триггер 14, регистр 15, триггер 16, счет-2р чик 17, а также входную 18 и выходH halo ) 9 pIHHbl Входная шина 18 устройства подключена к входу дискриминатора 3 и аналоговому входу АЦП 2, выход которого соединен с информацион- 25 ным входом блока 4 памяти, первым входом коммутатора 7 и информацион ным входом регистра 15, выход которого подключен к первому вхоцу А компаратора 10 второй вход В которого соединен с выходом коммутатора 7, второй и третий входы которогоподключены к выходу блока 4 памяти, адресный вход которого соединен с выходом первого счетчика 1, счетный вход которого подключен к выходу первого элемента И-ИЛИ 8, первый вход которого соединен с входом разрешения установки в "1" первого триггера 1), первым входом управления коммутатора 7, входами управления блока 4 памяти и первого счетчика 1, прямым выходом третьего триггера 5 и первым входом второго элемента И-ИЛИ 9, второй вход которого подключен к второму входу первого элемента И-ИЛИ 8 и первому выходу генератора 6, второй выход которого соединен с тактовым входом АЦП 2 и третьими входами второго 9 и первсго 8 элементов И-ИЛИ, четвертый вход последнего подключен к входу управления регистра 15 и ин версному выходу третьего триггера 5, вход установки в "0 которого соединен с входом установки в "0 четвертого триггера 16 и выходом элемента

И )3, второй .вход которого подключен к выходу "HQJIhDJe" компаратора 10, а первый соединен с вторым входом уп- ти при единичном уровне напряжения на выходе триггера 5„

Первый 1 и второй 2 входы управления коммутатора 7, подключенные соответственно к первым выходам триггеров 5 и 11, обеспечивают передачу кодов с первого Вl, второго В2 и третьего ВЗ информационных входов коммутатора 7 на его выход в соответствии с таблицей истинности, Состояние входов

Вход коммутатора

7, подключенный к его выходу

V) V2

В2

0 равления коммутатора 7 и прямым выходом первого триггера !1, вход установки в "1" которого подключен к выходу "равно" компаратора 10, а вход установки в "0" соединен с инверсным выходом четвертого триггера

16, вход установки в "1" которого подключен к тактовому входу регистра

15 и входу "Иеньше" компаратора 10, причем прямой выход четвертого триггера 16 соединен с входом управления формирователя 12, выход которого подключен к входу установки в "1" третьего триггера 5 и входу обнуления второго счетчика 17, счетный вход которого соединен с выходом второго элемента И-ИЛИ 9, а вход управления подключен к прямому выходу второго триггера 14, вход установки в "1" которого соединен с инверсным тактовым входом формирователя 12 и выходом дискриминатора 3, а вход установки в "0" подключен к выходу переполнения второго счетчика 17, входу обнуления регистра )5 и выходной шине

19 устройства, а четвертый вход второго элемента.«И-ИЛИ 9 соединен с шиной единичного уровня напряжения.

Входы управления блока 4 памяти и первого счетчика 1, соединенные с прямым выходом триггера .5, обеспечивают при нулевом состоянии этого триггера режим прямого счета в счетчике 1 и режим записи информации с выхода АЦП 2 в блоке 4 памяти и режимы вычитания и считывания соответственно в счетчике 1 и блоке 4 памя1307442

Вход управления регистра 15, подключенный к инверсному выходу триггера 5, обеспечивает режим записи информации в регистр при единичном уровне напряжения на выходе триггера, Режим счета счетчиком 17 осуществляется при подаче на его вход управления единичного уровня с прямого выхода триггера 14.

АЦП 2, регистр 15 и блок 4 памяти 10 имеют параллельные выходные коды по п разрядов каждый, а коммутатор 7 и компаратор 10 являются (и+1)-разрядными элементами, причем старший разряд первого и второго и младший разряд информационных входов коммутатора 7, а также старший разряд первого входа А компаратора 10 подключены к цепи логического нуля, Выходы АЦП 2 подключены к и млад- 20 . шим разрядам первЬго информационного входа коммутатора 7, выходы блока 4 памяти — к п младшим разрядам второго и и старшим разрядам третьего информационных входов коммутатора 7„ а выходы регистра 15 соединены с и младшими разрядами первого входа компаратора 10.

Устройство работает следующим образом, В исходном состоянии все триггеры, регистр и второй счетчик находятся в нулевом состоянии. (цепи начального сброса на схеме не показаны), До появления сигнала, превышающего порог обнаружения, второй триггер 14 находится в нулевом состоянии и запрещает работу второго счетчика 17 по входу управления. АЦП 2 преобразует аналоговый сигнал, поступающий на входную шину !8, с частотой дискретизации f определяемой вторым выходом генератора 6, в код.

Генератор 6 обеспечивает формиро- 5 вание двух последовательностей не перекрывающихся во времени импульсов, причем частоты импульсов на первом выходе генератора в k раз выше частоты на втором выходе. 50

При нулевом состоянии третьего триггера 5 через элемент И-ИЛИ 8 на вход синхронизации первого счетчика

1 поступают импульсы с второго выхода генератора б. Первый счетчик 1 формирует последовательно возрастающие адреса, по которым в блок 4 памяти записываются коды с выхода АЦП

2, При этом после переполнения перного счетчика 1 новые коды с АЦП 2 записываются в блок 4 памяти нулевого адреса, заменяя ранее записанную информацию, Уровень логической единицы.с инверсного выхода третьего триггера 5, действующий на входе управления V регистра 15, разрешает запись в него кодов, поступающих на

его HH o HoHH tH xo D с выхода

АПП 2 по импульсам синхронизации, формируемым компаратором 10 на его выходе Меньше в тех случаях, когда значение кода в регистре 15 меньше значения кода на выходе АПП 2, Таким образом, в регистре 15 хранится максимальное значение кода, полученное за все время от начала анализируемого интервала, Одновременно с записью нового значения кода в регистре 15 выходным сигналом "Меньше" с компаратора 10 производится установка четвертого триггера 16 в единичное состояние. Указанное состояние устройства сохраняется до момента (фиг,2), когда сигнал превышает уровень порога обнаружения и дискриминатор 3 уровня переключается в единичное состояние °

Выходной сигнал дискриминатора 3 уровня устанавливает в единичное состояние второй триггер 14 который разрешает работу второго счетчика

17, на счетный вход которого при нулевом состоянии третьего триггера 5 с выхода второго элемента И-ИЛИ 9 поступают сигналы только с второго выхода генератора 6 сигналы низкой частоты, определяющие период дискретизации входного сигнала АЦП 2 и частоту обращения к блоку 4 памяти при записи в него кодов в реальном масштабе времени, На участке спада первой полуволны сигнала в момент с дискрйминатор 3 выключается, четвертый триггер !6 находится в единичном состоянии, разрешая по входу управления V включение формирователя 12, который запускается по заднему фронту дискриминатора

3 уровня,. вырабатывая импульс сброса второго счетчика 17 и установки в "1" третьего триггера 5.

Логическая единица с прямого выхода третьего триггера 5 переключает первый счетчик 1 в режим вычитания, блок 4 памяти в режим считывания информации и коммутатор 7 в режим передачи кодов из блока 4 памяти на вто1307442 рой вход компаратора 10. Одновременно на вход первого счетчика I через первый элемент И-!!Е 8 начинают поступать с первого выхода генератора б сигналы высокой частоты, по которым производится ускоренное считывание иэ блока 4 памяти в обратном порядке, Поскольку в регистре 15 хранится код амплитуды первой полуволны сигнала и этот код был ранее записан в 1О блок 4 памяти, при считывании информации наступает момент выборки из блока 4 памяти указанного кода, при этом на выходе "Равно компаратора

10 вырабатывается сигнал, поступающий на единичный вход первого триггера 11, условие установки которого в единичное состояние в рассматриваемый момент выполняется, так как на входе разрешения установки действует 20 сигнал логической единицы с прямого выхода третьего триггера 5, а на вход сброса R поступает логический нуль с инверсного выхода четвертого триггера 16, находящегося в единичном состоянии. После установки первого триггера ll в единичное состояние на входах управления коммутатора 7 формируется комбинация сигналов Ч, V =11, при которой на выход компаратора 7 передается удвоенное (за счет сдвига .влево) значение кода с его третьего информационного входа, подключенного к выходу блока 4 памяти, При этом на выходе "Меньше" компаратора 10 вновь 35 формируется сигнал, обусловленный тем, что значение кода максимума, хранящегося в регистре 15, меньше уд-.. военных значений кодов, записанных в блоке 4 памяти непосредственно перед 40 записью кода максимума, Однако появление указанных сигналов на выходе "Меньше" компаратора

10 не приводит к изменению состояния

45 устройства, в частности к изменению кода в регистре 15, так как на вход разрешения записи V регистра 15 поступает сигнал логического нуля в те -чение всего интервала считывания информации из блока 4 памяти, В момент t3 на выходе Больше компаратора !О формируется сигнал, свидетельствующий о том, что удвоенное значение кода, считываемого из блока 4 памяти, стало меньше кода амплитудного значения и, следовательно, при выборке из блока 4 памяти кодов, соответствующих участку нарастания первой полуволны сигнала, достигнута точка с уровнем, близким к половине амплитуды„ Импульс с выхода "Больше" компаратора 10 поступает через элемент И 13 на вход установки в "0" третьего 5 и четвертого 16 триггеров, после чего сигналом с инверсного выхода четвертого триггера

l6 переключается в нулевое состояние первый триггер 11 и устройства переходит в режим ожидания очередного экстремума исследуемого сигнала, В течение интервала времени от момента t до t, пока триггер 5 находится в единичном состоянии, на счетный вход второго счетчика 17 через второй элемент И-ИЛИ 9 с первого выхода генератора 6 поступают импульсы высокой частоты, в промежутках между которыми через третий вход второго элемента. И-ИЛИ 9 поступают импульсы низкой: частоты с второго выхода генератора 6. Суммирование этик двух последовательностей импульсов обеспечивает получение во втором счетчике 17 в момент t кода времени, эквивалентного коду, который был бы в нем, если на вход этого счетчика поступали бы импульсы только с второго выхода генератора б в течение интервала от момента достижения исследуемым сигналом на шине !8 устройства уровня, равного полонине а«плитудного значения (г. ), до момен- та

С момента . третий триггер 5 находится в нулевом состоянии и второй счетчик 17 продолжает кодирование текущего интервала времени от момента tä по сигналам с второго выхода генератора 6 в реальном масштабе времени, При пересечении второй полуволной сигнала порога обнаружения дискриминатор 3 уровня вновь переключается в.единичное состояние, не приводящее, однако, к изменению состояния устройства до момента t4, когда уровень сигнала на шине 18 устройства начинает превышать уровень амплитуды первой полуволны, код которого хранится в регистре 15

С момента t выходными сигналами

"Меньше" с компаратора 10 триггер 16 вновь устанавливается в единичное состояние, а в регистр 15 начинают записываться коды с АЦП 2 до момента получения кода амплитуды второго экстремума.

1307442

В момент t дискриминатор 3 уров5 ня выключается, формирователь 12 формирует импульс, обнуляюший содержимое второго счетчика 17, и устанавливает третий триггер 5 в единичное состояние, обеспечивая измерение начала второго экстремума аналогично описанному для первой полуволны входного сигнала. Несмотря на то, что третья полуволна сигнала пересекает порог обнаружения раньше, чем закончится измерение по второму экстремуму, процесс измерения последнего не прерывается (триггер 5 остается в единичном состоянии до окончания измерения).

В момент t сигнал на шине 18 достигает уровня, равного половине абсолютного максимума сигнала. Код этого уровня, как и коды предшествующих и 2О последующих отсчетов, записывается в блок 4 памяти в интервалы времени, когда триггер 5 находится в нулевом состоянии. В момент t второй счетчик 17 обнуляется в третий раз и из. блока 4 памяти начинают считываться коды в обратном порядке до тех пор, пока не будет считан код, записанный в момент t, К моменту t> в счетчике

17 устанавливается код, пропорциональный временному интервалу от момента t до t, После установки в

"0" третьего триггера .5 в момент на счетчик 17 поступают импульсы только с второго выхода генератора 6 35 и счетчик 17 в реальном масштабе времени измеряет временной интервал от момента t< . Четвертый экстремум в сигнале, превышающий порог срабатывания, не воспринимается устройством, 4О так как в регистре 15 хранится код абсолютного максимума, и компаратор

10 не формирует сигнал на выходе

"Меньше".

По истечении интервала времени, равного 1, от момента т, второй. счетчик 17 переполняется и сигнал перено-

:са с его выхода поступает на шину 19 устройства в виде временной отметки, задержанной на фиксированный интервал 1 относительно момента достижения сигналом уровня, равного половине амплитуды абсолютного максимума.

Этот же сигнал устанавливает в исход- ное состояние регистр 15 и второй

1 триггер 14, подготавливая устройство к приему очередного сигнала, Величина временного интервала Т выбирается из условия гарантированного спада амплитуды сигнала на шине 18 устройства ниже порога обнаружения к моменту переполнения второго счетчика 17 °

Устройство обеспечивает достижение высокой точности определения времен-, ного положения сигналов различной формы, что позволяет расширить область его использования за счет измерения абсолютного максимума сигнала и формирования временной отметки в виде импульса с фиксированной задержкой относительно момента достижения сигналом уровня, равного половине максимального значения. формула и э о б р е т е н и я

Устройство для определения временного положения сигнала, содержащее аналого-цифровой преобразователь, два счетчика, первый и второй триггеры, блок памяти, компаратор, элемент

И, генератор и дискриминатор уровня, вход которого соединен с входом устройства и с аналоговым входом аналого-цифрового преобразователя, выход которого подключен.к информационному входу блока памяти, адресный вход которого соединен с выходом первого счетчика, вход управления которого соединен с управляющим входом блока памяти, выход "Равно крмпаратора подключен к входу установки в "1" первого триггера, выход которого соединен с первым входом элемента И, выход дискриминатора уровня подключен к входу установки в "I". второго триггера, выход которого соединен с входом управления второго счетчика, выход которого является выходом устройства,.о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены третий и четвертый триггеры, регистр, первый и второй элементы

И-ИЛИ, коммутатор и формирователь, выход которого подключен к входу сброса второго счетчика и к входу установки в единичное состояние третьего триггера, прямой выход которого соединен с входом управления первого счетчика, с первым входом управления коммутатора, первыми входами первого и второго элементов

И-ИЛИ и с входом разрешения установки первого триггера в единичное состояние, выход которого соединен с

1307442

Составитель И, Шишкин

Техред И.Попович Корректор С, Черни

Редактор A, Orap

3аказ 1б30/48 Тираж 371 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, г„ Ужгород, ул, Проектная, 4 вторым входом управления коммутатора, первый информационный вход которого подключен к выходу аналого-цифрового преобразователя и к информационному входу регистра, выход которого соединен с первым входом компаратора, второй вход которого подключен к выходу коммутатора, второй и третий информационные входы которого соединены соответственно с выходом 1!О блока памяти напрямую и со сдвигом на один разряд влево, вход сброса первого триггера соединен с инверсным выходом четвертого триггера, прямой выход которого соединен с управ- t5 ляемым входом формирователя, вход синхронизации которого подключен к выходу дискриминатора уровня, первый выход генератора соединен с вторыми входами первого и второго элементов >Q

И-ИЛИ, третьи входы которых обьединены и подключены к второму выходу генератора и к входу синхронизации аналого-цифрового преобразователя, вход синхронизации первого счетчика соединен с выходом первого элемента

И-ИЛИ, четвертый вход которого подключен к инверсному выходу третьего триггера и к входу разрешения записи регистра, вход синхронизации которого соединен с входом установки в единичное состояние четвертого триггера, и с выходом "Меньше" компаратора, выход "Больше" которого подключен к второму входу элемента И, выход ко" торого соединен с входами сброса третьего и четвертого триггеров, четвертый вход второго элемента И-ИЛИ подключен к шине уровня логической единицы, входы сброса регистра и второго триггера подключены к выходу второго счетчика, вход синхронизации которого подключен к выходу второго элемента И-ИЛИ.