Устройство для измерения отношения частот двух сигналов

Устройство для измерения отношения частот двух сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано для измерения отношения частот , периодов, а также частоты и периода электрических сигналов. Цель изобретения - повьшение быстродействия работы устройства. Устройство содержит процессор 1, счетчики 2 и 3 импульсор, RS-триггер 4, триггеры 5 и 6, элемент ИЛИ II и элементы И 13 и 14. Введение триггеров 7 - 10, элемента ИЛИ 12 и образование новых функциональных связей исключают необходимость подготовительного измерения , имеющего целью установить, какая из частот i и i 6onbme. Возможности устройства могут быть расширены посредством занесения в счетчики 2 и 3 импульсов различных чисел N, и М . Таю, задавая N, 1, а N, 1 , можно измерят; длительность однократных временных интервалов , уловлетворяющих условию Тц интервала. Задавая N, равным целому числу, можно измерять длительность различного числа периодов неизвестной частоты . 3 ил. i СЛ 00 о 00 со со ue.f

СОЮЗ CQBETCHHX

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„ giga (5И 4 С 01 R 23/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Фиг. 1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 3965450/24-21 (22) 14.10.85 (46) 07.05.87. Бюл. Р 17 (72) В.П.Цемик и Б.Д,Климковецкий (53) 621.317 (088.8) (56) Авторское свидетельство СССР

Ф 1242844, кл. G 01 R 23/02, !986.

Авторское свидетельство СССР

Ф 883776, кл. G 01 R 23/02, 1981. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТНОШЕНИЯ ЧАСТОТ ДВУХ СИГНАЛОВ (57) Изобретение может быть использовано для измерения отношения частот, периодов, а также частоты и периода электрических сигналов. Цель изобретения — повышение быстродействия работы устройства. Устройство содержит процессор 1, счетчики 2 и 3 импульсов, RS-триггер 4, триггеры 5 и 6, элемент ИЛИ 11 и элементы И 13 и !4. Введение триггеров 7 — 10, элемента ИЛИ 12 и образование новых функциональных связей исключают необходимость подготовительного измерения, имеющего целью установить, какая из частот и 1 больше. Воз-

1 можности устройства могут быть расширены посредством занесения в счетчики 2 и 3 импульсов различных чисел Й, и Ц . Так, задавая Н, = а Nz ») 1, можно измерять длительность однократных временных интервалов, уловлетворяющих условию Т

М /j, где Т „ — время интервала.

Задавая К, равным целому числу, О

® можно измерять длительность различного числа периодов неизвестной частоты. 3 ил.

С:

1308919 2

Изобретение относится к измерительной технике и может использоваться для измерения отношения частот, отношения периодов, а также частоты и периода электрических сигналов. ! ель изобретения — повышение быстродействия путем сокращения времени измерения.

На фиг.l представлена структурная схема устройства на фиг.2 и 3 — временные диаграммы, поясняющие его принцип работы.

Устройство содержит процессор 1, счетчики 2 и 3 импульсов, R5 †триггер 4, триггеры 5-10, элементы

ИЛИ 11 и 12, элементы И 13 и 14, входы 15 и 16 соответственно частот и и шину !7 данных.

Шина 17 данных процессора 1 соединена с информационными входами и выходами счетчиком 2 и 3 импульсов, при этом первый управляющий выход процессора 1 подключен к !э -входу

R5-òðèããåðà 4, второй и третий управляющие выходы — к входам записи данных соответственно счетчиков 2 и

3 импульсов, а четвертый и пятый управляющие выходы — к входам чтения данных соответственно счетчиков 2 и

3 импульсов, счетные входы которых соединены соответственно с выходами элементов И 13 и 14.,Первые входы последних являются входами соответственно первой и второй измеряемых час.тот,причем эти входы объединены соответственно с С-входами триггеров 5 и 9 и триггеров 6 и 10, а вторые входы элементов И 13 и 14 подключены к выходу элемента ИЛИ 11 и управляющему входу процессора 1. Сигнальные выходы счетчиков 2 и 3 импульсов соединены через элемент ИЛИ 12 и Й -входом R5 -триггера 4, выход которого объединяет 2 -входы триггеров 5 и 6.

Выходы триггеров 5 и 6 соединены с

2-входами соответственно триггеров 7, 10 и 8,9, а также с С-входами соответственно триггеров 8 и 7, выходы которых подключены к Р -входам соответственно триггеров 9 и 10. Входы элемента ИЛИ ll соединены с выходами триггеров 9 и 10.

Устройство работает следующим образом.

Перед началом измерения процессор

1 устанавливает в исходное состояние все элементы устройства, в регистры программируемых счетчиков 2и 3 импульсов заносит код числа l! -1, где N — некоторое заданное число.

При этом триггеры 4-6, 9 и 10 находятся в нулевом, а триггеры 7 и 8 н произвольном состояниях. В момент (фиг.2 и 3 ) начала измерения процессор вырабатывает на своем первом управляющем выходе сигнал "1", который переводит RG-триггер 4 в единичное состояние. Ближайшие после импульсы частот 1, и 1 моменты, и 1 заносят "1" с выхода R5 -триггера 4 соответственно в триггеры 5 и

6. Если первым после момента 1 приходит импульс частоты f. (этому случаю соответствуют временные диаграммы на фиг.2), то первым устанавливается в единичное состояние триггер 5.

20 Переключение его выходного сигнала из "0" в "1" записывает "0" с выхода триггера 6 в триггер 8, разрешая запись "1" в триггер 10. Ближайший

25 импульс частоты 5< (момент < «) кроме записи "1" в триггер 6, записывает "1" в триггер 10, "1" с выхода которого через элемент ИЛИ 11 разрешает прохождение импульсов частот и соответственно через элеменI ты И 13 и 14 и на счетные входы счетчиков 2 и 3 импульсов. Переключение выходного сигнала триггера 6 из "0" в "1" записывает "1" в триггер 7, "1" с выхода которого удержи35 вает триггер 9 в нулевом состоянии в течение данного измерения. При равенстве одного из подсчитываемых в программируемых счетчиках 2 и 3 импульсов количеств импульсов частот или 3z заданному числу !! -1 (момент tp) на его сигнальном выходе появляется "1", которая через элемент ИЛИ 12 сбрасывает RS-òðèããåð 4.

Ближайшие после момента 1 импульГ

45 сы частот, и записывают "0" в триггеры 5 и 6, а ближайший импульс частоты (момент т.„ ), следующий после ближайшего с момента им—

P пульса частоты, (момент т,„,), запи5О сывает "0" в триггер 10. Переключение выходного сигнала триггера 10 из

"1" в "0" через элемент на управляющий вход процессора 1 свидетельствует об окончании счета импульсов, а

55 "0" с выхода элемента ИЛИ il запрещает прохождение импульсов частот и через элементы И 13 и 14 на счетные входы счетчиков 2 и 3 импуль3 1308 сов. Процессор 1 считывает содержимое счетчиков 2 и 3 импульсов и производит необходимые вычисления из соотношения

1, 5

7 (i j 2 М где N и N< .— содержимое счетчисоответственно по окончании счета. !О

Если первым после момента т. приходит ближайший импульс частоты f ( этому случаю соответствуют временные диаграммы на фиг.3), то первым устанавливается в единичное состоя- 15 ние триггер 6 (момент f,ö } . Переключение его выходного сигнала из "0" в "1" записывает "0" с выхода триггера 5 в триггер 7, а бл вкайший импульс частоты, (момент 4 и,), кроме запи†20 си "1" в триггер S записывает "1" с выхода триггера 6 в триггер 9, "1" с выхода которого через элемент

ИЛИ 11 разрешает съем импульсов обеих.частот. Переключение выходного сиг-25 нала триггера 5 из "0" в "1" зайисывает "1 в триггер 8, "1" с выхода которого удерживает в течение всего измерения триггер 10 в нулевом сос— тоянии. ЗО

Далее устройство работает так же, как и в предыдущем случае, за исключением того, что ближайший после момента и импульс частоты 1, (момент ,) записывает "0 с выхода триггера 35

6 в триггер 9, переключение выходно го сигнала которого из "!" в "0" приводит к такому же .изменению выходного сигнала элемента ИЛИ 11.

Формула (1) отражает предположение, что время счета обеих частот одно и то же, т.е. Т с - Тп . Из диагС1 раммы (Лиг.2 и 3) видно, что абсолютная погрешность измерения от такого 45 предположения не превьппает длительность одного периода большей из частот j и 1, а учитывая тот факт, что количество периодов большей из частот по крайней мере равно задан- 50 ному числу Й, можно утвердить, что относительная погрешность не превьппает величины + 1/N.

Устройство позволяет исключить необходимость подготовительного измерения, имеющего целью установить, какая из частот и 1п больше, и тем

1 самым повысить быстродействие.

919 4

Возможности устройства могут быть расширены посредством занесения в счетчики 2 и 3 импульсов различных чисел N, и N . Так, например, задавая N, = 1, à N » 1, можно измерять длительность однократных временных

lf интервалов, удовлетворяющих условию

Тп 6 К f задавая М < равным цело му числу, можно измерять длительность различного числа периодов не— известной частоты и т.п. формула изобретения

Устройство для измерения отношения частот двух сигналов, содержащее процессор, два счетчика импульсов, три триггера, один из которых

Ю-триггер, элемент ИЛИ и два элемента И, в котором лина данньгх процессора соединена с информационными входами и информационными выходами счетчиков импульсов, первый управляющий выход процессора — с 5 -входом

115-триггера, второй и третий управляющие выходы — с входами записи данных соответственно в первый и второй счетчики импульсов, а четвертый и пятый управляющие выходы — с входами чтения данных соответственно из первого и второго счетчиков импульсов, счетные входы которых подключены соответственно к выходам первого и-второго элементов И, причем первые входы элементов И являются входами соответственно первой и второй измеряемых частот, а вторые входы соединены между собой, о т л и ч а ю щ е е с я тем, что,.с целью повьппения быстродействия, в него введены четыре триггера и второй элемент ИЛИ, причем сигнальные выхо-. ды первого и второго счетчиков имI пульсов соединены с входами второго элемента ИЛИ, выход которого подключен к к -входу g5- триггера, выход

R5-триггера соединен с 3 -входами первого и второго триггеров, выходы которых соединены с 3 -входами соответственно третьего, шестого н четвертого пятого триггеров, а также с

С-входами соответственно четвертого и третьего триггеров, С-входы первого и пятого триггеров подключены к первому входу первого элемента И, С-входы второго и шестого триггеров— к первому входу второго элемента И, выход первого элемента ИЛИ соединен с вторыми входами первого и второго

° «

Tct О or Н2

tp tK) Фиг. 2

-H

Мн2 Í<

Фиг. 5

Ья 8Kf

Составитель Н.Федоров

Редактор 0.1Орковецкая Техред А.Кравчук

Корректор M. 1чароши

Заказ 1793/36 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãîðoä, ул. Проектная, 4

1 5 элементов И и с управляющим входом процессора, входы первого элемента

ИЛИ соединены с выходами пятого и

1308919 6 шестого триггеров, R -нходы которых подключены соответственно к выходам третьего и четвертого триггеров.