Коррелятор

Коррелятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к устройствам статической обрабЬтки сигналов , и может найти применение в корреляционно-экстремальных системах. Цель изобретения - повышение быстродействия . Изобретение позволяет вычислять отсчеты функций коррекции и свертки двух дискретизированных сигналов . Коррелятор производит вычисление одновременно сприемом входных САЭ О Ф О DO 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИН (19) (11) А1 (50 4 G 06 F 15 336

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

Ягой; i (ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3990888/24-24 (22) 11. 12. 85 (46) 07.05 ° 87. Бюл. Ф 17 (71) Московский институт электронной техники (72) В.А.Куатов, В.Н.Лапенко и О.А.Ляшук (53) 681.32 (088.8) (56) Авторское свидетельство СССР

Ф 1076914, кл. G 06 F 15/336, 1982.

Патент США Ф 4347580, кл. G 06 С 7/19, опублик. 1982. (54) КОРРЕЛЯТОР (57) Изобретение относится к вычислительной технике, в частности к устройствам статической обрабЬтки сигналов, и может найти применение в кор-. реляционно-экстремальных системах..

Цель изобретения — повьппение быстродействия. Изобретение позволяет вычислять отсчеты функций коррекции и свертки двух дискретизированных сигналов. Коррелятор производит вычисленис: одновременно с.приемом входных

1309038 массивов или переупорядочиванием ра- умножители 6, сумматор 7, блок 8 синнее записанных данных. Коррелятор хронизации, информационные входы 9, содержит коммутатор 1 эталона, ком- 10, входы 11, 12, 13 — начальной усмутатор 2 сигнала, регистры 3 сигна- тановки, тактовый и задания режима ла, элементы И 4, регистры 5 эталона, работы соответственно. 5 ил, 2 табл.

Изобретение относится к вычислительной технике, в частности к устройствам статистической обработки сигналов, и может найти применение в корреляционно-экстремальных системах. 5

Цель изобретения — повышение быстродействия.

На фиг.1 представлена структурная схема коррелятора на фиг.2—

Э

10 структурная схема блока синхронизации на фиг.3 — структурная схема коммутатора сигнала, на фиг.4 — структурная временная диаграмма работы коррелятора в режиме вычисления свертки, на фиг.5 — временная диаграмма работы коррелятора в режиме перезаписи исходных данных и вычисления корреляции.

Коррелятор (фиг.1) содержит коммутатор 1 эталона, коммутатор 2 сигнала, регистры 3.1, ..., З.N сигнала, элементы И 4.1, ;... 4.N регистры

5.1,..., 5.N эталона, умножители

6,1, ..., 6.N, сумматор 7, блок 8 синхронизации, входы 9 и 10 сигнала и эталона соответственно, входы 1113 — начальной установки, тактовый и задания режима работы соответствен- но, 14, 15, 16, 17. 1,..., 17.N — выходы блока 8 синхронизации.

Блок 8 синхронизации (фиг.2) содержит триггер 18, элемент И-НЕ 19, элемент ИЛИ 20, сдвиговый регистр 21, . элемент И 22, триггер 23, элемент

ИЛИ-НЕ 24 и элемент НЕ 25. 35

Коммутатор сигнала 2 (фиг.3) содержит элементы И 26.1. ..,, 26,N, первый дешифратор 27, элемент ИЛИ 28, первый элемент И 29, второй дешифратор 30, второй элемент И 31, много- 40 входовый элемент ИЛИ 32 и третий элемент И 33.

Режимы работы коммутатора 1 эталона и,коммутатора 2 сигнала показаны в табл.1 и 2 соответственно.

Таким образом, получаем зависимость выходного сигнала от входных: для коммутатора 1 эталона

Y=V A+VВ для коммутатора 2 сигнала

Y=V1 Гг«В+(1 1Лг+Ч1 Чг.S 1 S г.....

S; N). А+Л V2 (S, 1, S 2,..., S N D .N+S; 1 .S 2,...,S, N D (И-1)+S ° 1 S 2,...,S, (N-1) SN. D 1) . .Коррелятор. работает в двух режимах: вычисление свертки и вычисление корреляции сигнала и эталона, представленных N отсчетами.

Вычисление свертки происходит согласно временной диаграмме, изобра" женной на фиг.4, при этом в скобках обозначены номера входов Коррелятора и выходов блока 8 синхронизации.

Сигналы начальной установки (вход

11) и режима (вход 13), поступление отсчетов сигнала и эталона, а также коммутации внутри коррелятора тактированы синхросигналами, поступающими на вход 12 коррелятора.

Режим вычисления свертки задается . подачей единичного логического сигнала на вход 13 коррелятора, который блокирует триггер 23 в единичном состоянии.

Перед выдачей отсчетов сигнала и эталона устройство, формирующее эти отсчеты, посылает на вход 11 начальной установки импульс с целью обнуления триггера 18 и сдвигового регистра 21. После окончания сигнала начальной установки на входы 9 и 10 поступают отсчеты сигналов bj(i-=0,1, N-1) и эталона à, (i=0 1,..., N-1). В соответствии с сигналами на выходах блока 8 (фиг.4 и табл.1 и 2), коммутатор 1 эталона.и коммутатор 2 сигнала находятся в состоянии, при

3 130903 котором отсчеты сигнала поступают на на вход D регистров 5.1,. ° ., 5.N.

Во время поступления первых отсчетов (ао, ЬВ) по отрицательному фронту синхросигнала в первый разряд сдвиго5 вого регистра 21 записывается логическая единица, которая разрешает работу умножителя 6.1 и записывает отсчет эталона а в регистр 5.1. В это же время первый отсчет сигнала

b заносится в регистр сигнала 3.1.

На выходах 17 ° 2,..., 17.N блока 8 установлены логические нули, которые запрещают работу умножителей 6.2,..., 6.N. В результате на выходе сумматора 7 получаем первый отсчет свертки

С.=а,Ь,.

С приходом вторых отсчетов сигнала Ъ4 и эталона а, содержимое первого разряда сдвигового регистра 21 пе-я1 реписывается во второй, а в первый разряд повторно заносится единица.

Таким образом, на выходе 17.1 блока

8 остается .логическая единица, а на выходе 17.2 происходит изменение со- 25 стояния из нуля в единицу. В результате отсчет эталона а, записывается в регистр 5.2, отсчет сигнала Ь переписывается в регистр 3.2, в регистр

3.1 заносится отсчет Ь, и разрешает-Зо ся работа умножителей 6.1 и 6.2. Следовательно, на выходе сумматора 7 получаем отсчет свертки

Сг и-г ан-, Ь н-1 ° й-1

С = Ъ;а„;

1=0

При смене сигнала нли эталона устройство, формирующее отсчеты а;, Ь;, должно подать импульс на вход начальной установки 11 коррелятора.

Вычисление корреляции осуществляется согласно временной диаграмме, изображенной на фиг.5 (в скобках Обозначены номера входов коррелятора и выходов блока 8 синхронизации).

Режим вычисления корреляции задается подачей нулевого логического сигнала на вход 13 коррелятора от устройства, формирующего отсчеты сигнала и эталона.

Запись исходных массивов а; и Ь; (интервал tt,; t J) происходит как при вычислении свертки.

В момент времени сг (фиг.5) на выходе Y.N сдвигового регистра 21 устааоЬо э

С = о

aoЪ, + а,Ь аоЬг+ а Ь,+ а Ъо, 1 .

С,=a b<+ а<Ьо.

Данные процедуры повторяются аналогичным образом. При этом последовательно включаются умножители 6.3, 6.N отсчеты эталона а; записываются в регистры 5.i а отсчеты сиг-4О нала заносятся в многоразрядный сдвиговый регистр, образованный регист;рами сигнала 3. 1, ...„ 3,N, На выходе сумматора 7 последовательно получаем величины 45

С <= аЬ + аЬ„. + ... +

+ à гЬ, а,Ьо °

Через N тактов на выходах 1?.1, 17.N будут установлены логические единицы. Логическая единица с вы8 4 хода 17.N через элемент HE 25 устанавливает логический ноль на входе сдвигового регистра 21 и переключает триггер 18 в единичное состояние. В результате этого коммутаторы 1 и 2 переключаются в соответствии с табл.! и 2, а сигнал с выхода элемента И-НЕ, 19 запрещает прохождение сигналов на тактовые входы регистров 5.1,..., 5.N. Следовательно, регистр сдвига

21, начиная с выхода 17.1, заполняется логическим нулем, и умножители

6.1,..., 6.N последовательно отключаются, начиная с 6.1. Регистры 3.1, З.N и коммутатор 2 осуществляют циклический сдвиг вправо отсчетов сигнала, а отсчеты эталона остаются неподвижны. На выходе сумматора 7 последовательно получаем отсчеты свертки

С =а,Ь, ++»„ + +... +а,„Ь +

Сг„ =ай-2bN — +а„, Ьи-г.После вычисления С „ сдвиговый регистр 21 начинает заполняться единицей, а состояние триггеров 18 и

23 не изменяется. Следовательно, опять получим отсчеты С,..., Сг г.

Таким образом, в цикле получаем отсчеты свертки сигнала и эталона

1309038

R<= Ьоа,, К, Ь а 2 + Ь,а новлена логическая единица, которая стробирует элемент И 22. Вследствие этого по переднему фронту синхросигнала происходит переключение триггера 18 в единичное состояние, а триггера 23 — в нулевое состояние, что в свою очередь вызовет обнуление сдвигового регистра 21 и переключение коммутаторов сигнала и эталона в соответствии с табл.1 и 2. В результа- 10 те отсчеты сигнала Ь, переписываются в регистры 5.i, а отсчеты эталона в регистры 3.1, ..., 3 .N. При этом получаем результат как на интервале (t;; t j (фиг.4) в случае, если бы 15 на вход 9 подать отсчеты эталона а, 1 а .на вход 10 — отсчеты сигнала b, .

Следовательно, в интервале (, t

В момент времени t> (фиг.5) на вы- 30 ходах 17.1,..., 17.N устанавливаются логические единицы. Логическая единица с выхода 17.N через элемент НЕ 25 устанавливает логический ноль на входе сдвигового регистра 21 и переключает триггер 23 в единичное состояние. По регистру 21 сдвига, начиная с выхода 17 1, распространяется логический ноль, умножители 6.1,..., 6.N последовательно отключаются, начиная 40 с 6. 1. Регистры 3.1,...,3.N и коммутатор 2 осуществляют циклический сдвиг вправо отсчетов эталона а,, а отсчеты сигнала в регистрах 5. 1,..., 5.N остаются неподвижны. 45

Аналогично вычислению свертки на выходе сумматора последовательно по:чучаем отсчеты корреляции н b) ao+ Ь2а,+ .. + Ь, aÄ 2 5{) 1 2н-з "H-2 a0 + bg-1 а

R2N-а Ь ао

В ицтервале времени от t4 (фиг.5) до момента вычисления R2H < необходимо установить логическую единицу на входе 13. В результате после вычисления R« в сдвиговом регистре

21 начинает, распространяться единица, а состояние триггеров 18 и 23 не изменяется. Следовательно, опять получим отсчеты В.о, ..., R и .

Таким образом, в цикле получаем отсчеты корреляции сигнала и эталона й-!

R„= b„a,,„.

i=o

При вычислении свертки и корреляции одних и тех же массивов сигнала и эталона сначала вычисляют свертку, затем устанавливают логический ноль на входе 13 режима и вычисляют корреляцию. Повторная подача нуля на вход 13 режима после вычисления R восстанавливает режим вычисления свертки. .Вычисление автокорреляции (авто:свертки) осуществляется при закороченных входах 9 и 10.

Формула изобретения

Коррелятор, содержащий коммутатор эталона, N последовательно соединенных регистров сигнала, N регистров эталона, N умножителей, N элементов;

И, сумматор, выход которого является, выходом коррелятора, каждый i-й (1=

1,2,...,N) информационный вход сумматора соединен с выходом соответствующего i-го умножителя, первые входы всех умножителей подключены к выходу соответствующего регистра сигнада, вторые входы умножителей подключены к выходу соответствующего регистра эталона, первый информационный вход коммутатора эталона является первым информационным входом коррелятора, отличающийся тем, что,.с целью повышения быстродействия, в него введены коммутатор сигнала и блок синхронизации, первый, второй и третий входы которого являются входами начальной установки, тактовым и задания режима работы коррелятора соответственно, синхровходы регистров сигнала соединены с вторым входом блока синхронизации, информационный вход первого регистра сигнала подключен к выходу коммутатора сигнала, i-й информационный вход группы которого соединен с выходом

i-го регистра эталона, i-й вход уп13090

Таблица 1 Вход управления

Таблица 2 ф

Входы управления

Сигнал на выходе

71 V2 S.1 S.2 ... $, $(iн1 ... S(N-1) S.N

* *

1 0 * *

° ° °

1 * *

0 0

0 /

D.N

0 0

1 0

1 1

0 ... 0 0

D. (N-1)

D. (N-2) 0

0 1

0 1

0 0

D. (N- ) ° ° ° 1

0 0

0 1 в ° е 1

1 ... 1 0

D.1

1 1

1 1

0 1

1 1

° ° ° 1

0 1

* — любое состояние равления группы коммутатора сигнала соединен с первым входом i-ro элемента И, с третьим входом i-ro умно кителя и подключен к i-му выходу группы выходов блока синхронизации, четвертый выход которого соединен с вторыми входами всех элементов И, выход i-го элемента И подключен к синхровходу

i-ro регистра эталона, информацион,ные входы всех регистров эталона сое-10 динены с выходом коммутатора эталона, второй информационный вход которого

1 подключен к выходу ¹fo регистра сигнала и к (И+1)-му инфомационному входу коммутатора сигнала, (N+2)-й 15 информационный вход которого является вторым информационным входом коррелятора, а (N+1)-й управляющий вход коммутатора сигнала соединен с пятым, 0 0 * * ° ° . * *

38 8 выходом блока синхронизации, шестой выход которого подключен к третьему управляющему входу коммутатора эталона и к (N+2)-му управляющему входу коммутатора сигнала.

1309038

Фиг.2

i309038

° 1

1

1 I

° В

° I

В ф

I! ° !

)е

) °

I I

I у

) I В

)И I I )

I ) Э

)1 )!

1 ъ с!

4э !О

° сз О ц

)е ) Ъ с >с CI )0 с) 1309038!

4! а

1! 1

I! °! у !

° I э !! ! ° !! !е! !, р

I I 15

I! ! s

4 °! ° ! ! 4 ° ! ! ! э !

° l I I4 l I I I I Il 1 ю ! N

° ° 1 I y

Редактор А.Ворович

Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 1800/42

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

I ! I 1 ! 1 ! !

1!

I Э ! ! !! !! Ia .!!

Составитель Е.Ефимова

Техред N.Õoäàíè÷ Корректор M.Ïoæî