Устройство для поиска неисправных блоков и элементов

Устройство для поиска неисправных блоков и элементов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано в специализированных системах, микропроцессорных управляющих комплексах и устройствах. Цель изобретения - повышение быстродействия устройства за счет сокращения перебора столбцов таблицы неисправностей . Устройство содержит регистр 1 столбцов таблицы неисправностей, регистр 2 параметров объекта, блок 3 сравнения, логический блок 4, регистр 5 оценки, блок 6 выделения первой единицы, шифратор 7, второй блок 8 памяти, выходной регистр 9, блок элементов И-НЕ 10, блок элементов И 11, регистр 12 результата, блок 13 индикации , первый блок 14 памяти, блок 15 управления, вход Пуск 16 устройства, группу 17 информационных входов устройства. 2 ил. (Л П со о со о н( ьо

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„80„„13 (51)4 G 06 F 15 46

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ " °

Н А BTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 3993039/24-24 (22) 17.12.85 (46) 07.05.87. Бюл, Ф 17 (71) Восточно-Сибирский технологический институт и Бурятский филиал СО

АН СССР .(72) А.Н. Буинов, Ю.Ф. Мухопад и О.В. Братанова (53) 681. 178. 1 (088.8) (56) Авторское свидетельство СССР

Р 220636, кл. G 06 F 15/46, 1967.

Авторское свидетельство СССР

В 345492, кл. G 06 F 15/46, 1970.

Авторское свидетельство СССР

9 809156, кл. G 06 F 5/02, 1979. (54) УСТРОЙСТВО ДЛЯ ПОИСКА НЕИСПРАВНЫХ БЛОКОВ И ЭЛЕМЕНТОВ (57) Изобретение относится к области вычислительной техники и может быть использовано в специализированных системах, микропроцессорных управляющих комплексах и устройствах. Цель изобретения — повышение быстродействия устройства за счет сокращения перебора столбцов таблицы неисправностей. Устройство содержит регистр 1 столбцов таблицы неисправностей, регистр 2 параметров объекта, блок 3 сравнения, логический блок 4, регистр

5 оценки, блок 6 выделения первой единицы, шифратор 7, второй блок 8 памяти, выходной регистр 9, блок элементбв И-НЕ 10, блок элементов И 11, регистр 12 результата, блок 13 индикации, первый блок 14 памяти, блок

15 управления, вход "Пуск" 16 устрой- ж ства, группу 17 информационных входов устройства. 2 ил.

9042 2 выделения первой единицы в двоичном коце реализуется либо в виде регистра сдвига, либо для обеспечения быстродействия в виде известного устройства. .Логический блок 4 представляет собой логическую комбинационную схему, реализующую логическую функцию вида

4 3 -3 з т.е. на каждом i-м выходе блока 4 образуются конъюнкции между значения20 ми всех остальных выходов блока 3 и инверсией рассматриваемого i-го выхода блока 3.

Каждая из функций f; реализуется с помощью одного элемента НЕ и одного и-разрядного элемента И, причем и-1 (кроме l ãî) выходов блока 3 соединены соответственно с 1, 2, ..., i-1, i+1 и входами соответствующего элемента И в i-м разряде блока 4, à i-й

30 выход блока 3 перед соединением с входом элемента И проходит через элемент НЕ.

Все регистры устройства имеют типовую структуру на статических триггерах, что позволяет осуществить прием прямого кода при подаче управляю35 щего сигнала С<, хранение кода и выдачу прямого (по сигналу С2) или обратного (по сигналу С ) кода, хранящегося в регистре, при этом установка в исходное (нулевое) состояние произ-40 водится сигналом Со. Шифратор 7 представляет собой типовое устройство, преобразующее унитарный код в двоичный позиционный код. Блок 13 индикации реализуется в виде п светодиодов, 45 каждый из которых соединен с потенциальными инверсными выходами тригге.ров блока 12. Блоки 8 и 14 памяти представляют собой постоянные запоминающие устройства с электрическим или 0 ультрафиолетовым стиранием информации, допускающие запись любых таблиц неисправностей. Причем в блок 8 памяти и в блок 14 памяти записывается одна и таже таблица неисправностей, однако в блок 8 памяти запись производится таким образом, чтобы обеспечивалось считывание ее по строкам, а в блок 14 памяти — по столбцам. Блок б

1 I

X,X,Х

1 2

- код столбца таблицы неисправностей; — код строки таблицы неисправностей;!

1 И II

Х,,Х с ц

Х,,Х;,Х,, й.е(1,2,3,... принимают значение

"1" или "0" в зависимости от значения параметра; логические функции, реализуемые на выходах разрядов блока 3 сравнения (двоичных кодов параметров объекта и столбцов таблицы неисправностей); логические функции, реализуемые на выходах разрядов логического блока 4;

Ф ° °

II ° °

1 130

Изобретение относится к вычислительной технике и может .быть использовано в специализированных вычислительных системах, микропроцессорных управляющих комплексах и устройствах, Целью изобретения является повышение быстродействия устройства путем сокращения перебора столбцов таблицы неисправностей °

На фиг. 1 представлена структурная схема устройства; на фиг. 2— функциональная схема блока управления.

Устройство содержит (фиг. 1) регистр 1 столбцов таблицы неисправностей, регистр 2 параметров объекта, блок 3 сравнения, логический блок 4, регистр 5 оценки, блок 6 выделения первой единицы, шифратор 7, второй блок 8 памяти, выходной регистр 9, блок элементов И-НЕ 10, блок элементов И 11, регистр 12 результата, блок

13 индикации, первый блок 14 памяти,. блок 15 управления, вход 16 "Пуск" устройства, группу информационных входов 17 устройства.

Блок 15 управления (фиг. 2) содержит генератор 18 импульсов, элемент

И 19, счетчик 20 импульсов, дешифратор 21 и триггер 22, f =f Л f и ... й„3

4 - Э

° ° ° 4 ° Ф II ° ° ° ° ° ° В 4 ° ° ° ° ° °

3 3. -э

f f„пfhn ..., f„, При описании работы устройства использованы следующие обозначения:

Х,,Х,Х,... — код параметров объ ° 2Э ЗЭ ° ° екта;

3 13090

P,f,f, ... — логические функции, р реализуемые на инвертирующих выходах разрядов логического блока 4;

11 II u

f f ... — логические функции, 1 реализуемые на выходах блока 11.

С „д — сигнал приема адреса в блок памяти Ю

Со — сигнал установки исходного (нулевого) состояния соответствущего бло:ка; t5

С вЂ” сигнал записи кода на регистр, С вЂ” сигнал считывания ц прямого кода регистра; 20

С вЂ” сигнал считывания з обратного кода регистра;

С „ — считывание информации из блока па-25 мяти.

Устройство работает следующим образом.

По сигналу "Пуск" (фиг. 1 и 2) начинается работа счетчика 20 блока 15 30 управления, который выдает импульс с нулевого выхода дешифратора 21. При этом все регистры 1, 2, 5, 9, 12 и блоки б, 8, 14 устанавливаются в исходное (нулевое) состояние, для это- 35

ro нулевой выход дешифратора 21 соединен с нулевыми входами С всех перечисленных устройств.

Вторым импульсом блока 15 управления (с первого выхода дешифратора 21 40 осуществляется прием (сигнал С, регистра 2) кода параметра объекта на регистр 2 параметров объекта, Третий импульс подается для переписи обратного кода с регистра 2 (сигнал С> регистра 2) на блок 6 выделения первой единицы, а четвертым и пятым импульсом производится выделение первой единицы в обратном коде параметров объекта (т.е. первого нуля в коде параметров объекта). Шестым импульсом код первой единицы через шифратор 7 записывается в регистр адреса блока 14 памяти (который входит в состав любого серийного посто- 55 янно запоминающего устройства).

Седьмым импульсом производится считывание информации с блока 14 па42 4 мяти и запись ее в регистр 1; Для этого восьмой выход дешифратора 21 должен быть соединен с управляющим входом регистра 1 (сигнал С, записи кода на регистр 1) и с управляющим входом блока 14 памяти (сигнал С,.

1 считывание информации из блока памяти по заданному адресу).

-Восьмым импульсов обратный код Х, и прямой код Х, т.е. соответственно содержимое регистра 1 и содержимое регистра 2 (сигналы С вЂ” считывания о ратного кода и С вЂ” сигнал считывания прямого кода) считываются, проходят через блоки 3 и 4 и за счет одновременной начала сигнала

С вЂ” записи кода в регистр 5 - осуществляется запись логической функФ 4 4 ции f, f f а регистр а. т

Тсгца f; =Х а Х,, а резулетируи1 1 1У

Ф щая и-разрядная функция f", запир санная в регистре 5, имеет вид f

=(Af )ЛЕ

Для правильной записи значения образованных функций f„ (j=1,2, °, п) длительность импульса управления, поданого одновременно на соответствующие управляющие входы регистра -l (сигнал С ) и регистр 2 (сигнал С ) регистра 5 и управляющий вход приема кода (сигнал С ), должна быть. больше, чем время срабатывания логических элементов И-НЕ и НЕ-И в структурах 3 и 4. Это условие легко выполняется для любого логического базиса, (например, типовой логики К 155) за счет выбора тактовой частоты работы счетчика 20 в блоке 15 управления.

Девятым импульсом производится считыванием обратного кода регистра

5 (т.е. образуется функция f =f c

) одновременной записью в блок 6 выделения первой единицы. Десятый и одиннадцатый импульс необходимы для работы блока 6. Двенадцатый импульс осуществляет запись через шифратор 7 в регистр адреса блока 8 памяти (сигнал С„д ) приема кода адреса блока 8 памяти). Этим же импульсом производится начальная установка (сигнал

С ) выходного регистра 9. Тринадцатым импульсом производится считывание содержимоего блока 8 памяти (сигнал С,„) по адресу, записанному в предыдущем такте блока 15 управления. Для этого одновременно с сигналом С „ подается сигнал С, на ре-, 5 130904 гистр 9. Четырнадцатым импульсом блока 15 управления производится одновременное считывание прямого кода ре4 гистра 5 (функция f ) за счет подачи сигнала С2 на регистр 5 прямого кода регистра 9 (сигнал С ) и обратного кода регистра 2 (сигнал C>) и сигнал приема С, регистра 12 результата.

На этом работа устройства заканчивается и пятнадцатый импульс блока 10

15 управления может служить внешним сигналом окончания. Через пятнадцать тактов блока 15 управления в регистре 12 результата оказываются записанными функции f ф (Х, Х ) g Й,, а 15 поскольку светодиоды блока 13 индикации присоединены к инверсйым выходам регистра, то индицируется результи 2 Ю М рующий код f =f (i=1,2, ...,п) f (Е2, ..., f„, который и является на- 20

l2 бором номеров неисправных блоков контролируемого объекта (если считать сверху-вниз, т.е. от 1 до и).

Шестнадцатый импульс (импульс переполнения счетчика 20) устанавливает 25 блок 15 управления в исходное (нулевое) состояние, автоматически подготавливая его к следующему циклу работы, Таким образом, в устройстве для 30 сокращения перебора сравниваемых с кодом параметров объекта столбцов таблицы неисправностей код параметров объекта дополнительно сопоставляется со строкой таблицы неисправностей, номер которой совпадает с но— мером введенного столбца таблицы неисправностей такого, в котором нулевой элемент строки главной диагонали совпадает с нулевым значением со- 40 ответствующего параметра кода параметров, а нулевым элементам недиагональных строк столбца отвечают единичные значения соответствующих параметров кода параметров или единичным 45 элементам недиагональных строк столбца отвечают нулевые или единичные значения соответствующих параметров кода параметров=

Формулаизобретения

Устройство для поиска неисправных блоков и элементов, содержащее регистр столбцов таблицы неисправностей 55 с разрядностью по числу параметров объекта, регистр параметров объекта с разрядностью по числу параметров объекта, регистр результата, соединенный группой выходов с соответствующими входами блока индикации, блок сравнения, подключенный первой группой входов к соответствующим разрядным выходам регистра столбцов таблицы неисправностей, а второй группой входов — к соответствующим разрядным выходам регистра параметров объекта, отличающееся тем, что, с целью повышения быстродействия устройства, введены два блока памяти, блок выделения первой единицы, шифратор, выходной регистр, блок элементов

И-НЕ, блок элементов И, логический блок, регистр оценки и блок управления, подключенный входом к входу

"11уск" устройства, первой группой выходов — к соответствующим входам регистра параметров объекта и регистра столбцов таблицы неисправностей, второй группой выходов — к соответствующим управляющим входам первого блока памяти, а третьей группой выходов — к соответствующим управляющим входам регистра результата, выходного регистра, второго .блока памяти, блока выделения первой единицы и регистра оценки, соединенного группой информационных входов с группой выходов логического блока, а группой выходов — с группой первых входов блока элементов и с группой первых входов блока выделения первой единйцы, подключенноro группой вторых входов к группе выходов регистра параметров объекта и к группе первых входов блока элементов И-HE а группой выходов к группе входов шифратора, связанного группой выходов с группой адресных входов первого блока памяти и с группой адресных входов второго блока памяти, подключенного группой выходов к группе информационных входов выходного регистра, соединенного группой выходов с группой вторых входов блока элементов И-НЕ, подключенного группой выходов к группе вторых входов блока элементов И, связанного группой выходов с группой информационных входов регистра результата, группа выхоцов первого блока памяти подключена к группе информационных входов регистра столбцов таблицы неисправностей, группа информационных входов регистра параметров объекта подключена к группе информационных входов устройства,, группа входов логического блока подключена к группе выходов блока сравнения, 1309042 и. и, Составитель Н. Горбунова

Редактор А. Ворович Техред M.Õoäàíè÷ Корректор.А. Тяско

Заказ 1800/42 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4