Устройство для контроля прошивки кодовых жгутов пзу

Устройство для контроля прошивки кодовых жгутов пзу

Иллюстрации

Показать все

Реферат

 

Изобретение относится к запоминающим устройствам, в частности к техническим средствам их контроля, и предназначено для автоматизации производства накопителей ЗУ. Цель изобретения - повьинение быстродействия и достоверности устройства . Устройство содержит счетчик I адресов, генератор 2 тактовых импульсов, коммутатор 3, эталонный кодовый жгут 6, блок 8 элементов задержки, элемент 9 памяти , блок 10 памяти, счетный регистр И, дешифратор 15, триггер 30, блок 31 срнвнения. Поставленная цель достигается за счет автоматической регистрации места ошибки блоком 10 и автоматического перехода к последующей операции контроля после регистрации ощибки. Контроль каждого информационного провода осуществляется путем одновременного обращения к проводам эталонного и проверяемого кодовых жгутов 6 и 4. I ил. с S (Л со о со о 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

SU 1309087

А1 (58 4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

1Р Р

CD

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИИ И ОТКРЫТИЙ (21) 3959074/24-24 (22) 27.09.85 (46) 07.05.87. Бюл. № 17 (72) А. В. Карлов, В. А. Кошель и М. Н. Ондрин (53) 681.327 (088.8) (56) Авторское свидетельство СССР № 514348, кл. G 11 С 29/00, 1974.

Авторское свидетельство СССР № 1247950, кл. G !1 С 29/00, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ПРОШИВКИ КОДОВ Ъ|Х ЖГУТОВ ПЗУ (57) Изобретение относится к запоминающим устройствам, в частности к техническим средствам их контроля, и предназначено для автоматизации производства накопителей ЗУ. Цель изобретения — повышение быстродействия и достоверности устройства. Устройство содержит счетч и к адресов, генератор 2 тактовых импульсов, коммутатор 3, эталонный кодовый жгут 6, блок 8 элементов задержки, элемент 9 памяти, блок 10 памяти, счетный регистр !4, дешифратор 15, триггер 30, блок 31 сравнения. Поставленная цель достигается за счет автоматической регистрации места ошибки блоком !О и автоматического перехода к последуюшей операции контроля после регистрации ошибки. Контроль каждого информационного провода осуц(ест вляется путем одновременного обращения к проводам эталонного и проверяемого кодовых жгутов 6 и 4. 1 ил.

1309087

10 !

Формула изобретения

Изобретение относится к запоминающим устройствам, в частности к техническим средствам их контроля, и может быть использовано при организации технологических процессов автоматизированного производства накопителей запоминающих блоков.

Цель изобретения — повышение быстродействия и достоверности устройства.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит счетчик 1 адресов, генератор 2 тактовых импульсов, коммутатор 3, проверяемый кодовый жгут 4, узел 5 восприоизведения информации, эталонный кодовый жгут 6, элемент И 7, блок 8 элементов задержки, элемент 9 памяти, блок 10 памяти, переключатели 11 и 12, элемент ИЛИ 13, счетный регистр 14, дешифратор 15, узел 16 элементов И, элемент И 17, элемент ИЛИ 18, переключатель

19, генератор 20, элементы И 21 и 22, элемент 23 задержки, инвертор 24, элементы

25 — 28 задержки, элемент ИЛИ 29, триггер 30 и блок 31 сравнения.

Устройство работает следующим образом.

Нажатием на кнопку переключателя 11 схема устройства устанавливается в исходное состояние. Нажатием на кнопку переключателя 19 запускается генератор 20, каждым импульсом которого проверяется один информационный провод кодового жгута 4 в соответствии с адресом регистра 14 обращением с соответствующего элемента И узла 16 к соответствующему проводу. Одновременно пропускается ток по соответствующему проводу жгута 6. Если во всех разрядах информационные провода обоих жгутов расположены по одну сторону индуктивных датчиков узла 5, на всех входах элемента И 7 присутствуют сигналы единичного уровня и через элемент И

21 и элемент ИЛИ 13 в регистр 14 записывается единица, подготавливая устройство к контролю очередного провода жгута 4.

При ошибке прошивки элементом И 22 устанавливается триггер 30 в единичное состояние и запускается блок 8. Передним фронтом импульса с триггера 30 адрес неправильно прошитого провода в жгуте 4 с регистра 14 записывается в блок 10. Через время, определяемое элементом 25, триггер 30 устанавливается в исходное состояние, а элементом 27 в адрес выборки блока

10 добавляется единица, подготавливая устройство к возможности записи очередного неправильно прошитого адреса в следующую ячейку памяти. На время регистрации адреса в блоке 10 сигналом элемента

И 22 через элемент ИЛИ 18 останавливается генератор 20. По окончании регистра20

55 ции элементом 26 в регистр !4 записывается единица, устанавливая адрес очередного проверяемого провода. По запуску генератора 20 сигналом элемента 28 контроль продолжается.

При переполнении регистра 14 элемент

ИЛИ 18 останавливает генератор 20, запрещает его запуск до сброса регистра 14 элемент И 17.

Предлагаемое устройство позволяет освободить оператора от ручных действий, повышая быстродействие контроля. При этом повышается точность контроля и достоверность результата за счет исключения фактора субъективности при оценке правильности прошивки кодового жгута оператором.

Устройство для контроля прошивки кодовых жгутов ПЗУ, содержащее счетчик адресов, и нфоры ационные выходы пер вой группы которого подключены к соответствующим входам эталонного и проверяемого кодовых жгутов, выходы которых соединены соответственно с входами первой и второй групп блока сравнения, коммутатор, информационный вход которого соединен с выходом блока сравнения, управляющий входс выходом генератора тактовых импульсов, выход сигнала правильной прошивки — с первым информационным входом счетчика адресов, а выход сигнала неправильной прошивки — с первым входом останова генератора тактовых импульсов, второй и третий входы останова которого подключены соответственно к выходу сигнала сброса и одному из информационных выходов второй группы счетчика адресов, а выход— к входу синхронизации счетчика адресов, отличающееся тем, что, с целью повышения быстродействия и достоверности устройства, в него введены блок элементов задержки, элемент памяти и блок памяти. информационные входы которого соединены с соответствующими информационными выходами второй группы счетчика адресов, разрешающий вход — с выходом элемента памяти, а тактовый вход — с первым выходом блока элементов задержки, второй выход которого подклочен к первому установочному входу элемента памяти, третий выход — к второму информационному входу счетчика адресов, четвертый выход к входу запуска генератора тактовых импульсов, а вход — к выходу сигнала ненравильной прошивки коммутатора, соединенному с входом записи элемента памяти, второй установочный вход которого подключен к выходу сигнала сброса счетчика адресов.