Устройство для вычисления элементарных функций

Устройство для вычисления элементарных функций

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и предназначено для вычисления ряда элементарных функций с помощью итерадарнных алгоритмов Волдера. Целью изобретения является расширение класса решаемых задач за счет выполнения опера щ1й поворота вектора и преобразования систем координат. Устройство содержит итерационные узлы lu (i 1,...,n), содержащие сумматорывычитатели 2.1, 2.2, коммутатор 3 и регистры 4.1, 4.2, блоки памяти 5 и 6 соответственно знаков и величины угла, коммутатор 7-, группу регистров 8. Вычисления могут производиться для различных режимов, задаваемых по входу задания режима устройства . Вычисления организованы конвейерным способом, причем в каждом итерационном узле реализуется одна итерация рекуррентным соотношением алгоритма Волдера. 1 ил. (Л Сдбиг ног Кп

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 12 А1 (51)4 G 06 F 7/544 ю а

*Ъ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕИКНТАРНЫХ ФУНКЦИЙ (57) Изобретение относится к области вычислительной техники и предназначено для вычисления ряда элементарных функций с помощью итерационных алгоритмов Волдера. Целью изобН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2i ) 4004355/24-24 (22) 02. О1 ° 86 (46) 15.05,87. Вюл. В 18 (72) Т.H.Ôåäoðoâñêàÿ, В.И.Горин и А.В.Шанин (53) 681. 325 (088. 8) .(56) Авторское свидетельство СССР

И 687448, кл, G 06 F 7/38, 1978.

Авторское свидетельство СССР

В 813423, кл. G 06 F 7/548, 1979. ретения является расширение класса решаемых задач за счет выполнения операций поворота вектора и преобразования систем координат. УстройI ство содержит итерационные узлы 1< (i = l,...,n), содержащие сумматорывычитатели 2.1, 2.2, коммутатор 3 и регистры 4.1, 4.2, блоки памяти

5 и 6 соответственно знаков и величины угла, коммутатор 7., группу регистров 8. Вычисления могут производиться для различных режимов, задаваемых по входу задания режима устройства. Вычисления организованы конвейерным способом, причем в каждом итерационном узле реализуется одна итерация рекуррентным соотношением алгоритма Волдера. l ил.

На вход задания режима (Упр. 1) поступает сигнал режима поворота вектора ("1"), обеспечивающий прохождение через коммутатор 7 информации sign g от блока 5 знаков угла памяти и прохождение signq, через коммутатор 3 итерационных узлов 1; . На вход блока 5 памяти знаков угла поступает значение угла С о, на который необходимо повернуть вектор х, у . Значение угла 1Р служит адресом, по которому выбираются из блока 5 памяти знаков угла предварительно рассчитанные коды sign Cg,, i = (1 n) предназначенные для управления сумматорами-вычитателями 2.1, 2.2, работающими в режиме сложения либо в режиме вычитания в зависимости от поступающе| о кода управления.

На каждый иэ итерационных узлов 1„ ». поступает соответствующее значение кода в определенный момент в зависимости от номера узла l; . Значения хо и у первого операнда поступают

I соответственно на входы 9, 12 и 10, 35

131081

Изобретение относится к вычисли- тельной технике и может быть использовано в аппаратуре, осуществляющей вычисление элементарных функций с помощью итерационных алгоритмов. 5

Цель изобретения — расширение класса решаемых задач за счет выполнения операции поворота вектора и преобразования систем координат.

На чертеже представлена функциональная схема устройства. устройство содержит итерационные узлы 1; (i = I,...,n) каждый иэ которых содержит первый и второй сумматоры-вычитатели 2.1 и 2.2, коммутатор 15

3, первый и второй регистры 4.1 и

4.1, блок 5 памяти знаков узла, блок 6 памяти величины угла, коммутатор 7, группу регистров 8 °

Каждый итерационный узел содержит информационные входы соответственно с первого по шестой 9-14, вход 15 задания режима, тактовый вход 16.

В режиме поворота векторов на вход устройства подаются три информационных слова хо, уо H (pо и sign@ В этом режиме устройство реализует следующие функции

I х;„=х, — (sign(p,) ° у; 2 у °,, =y; +(signcp;) х; 2 ч";+, = g;+ (s i gn g ) are tg 2

2 2

I1, а значения signp — на вход 14 первого итерационного узла 1, .

При поступлении первого тактового импульса на синхронизирующий вход (Упр.2) осуществляется запись в регистры 4.1, 4.2 первого итерацион-! ного узла 1 результатов х,, у, первого итерационного шага над первым входным операндом (х, у,(). Этим тактовым импульсом с коммутатора 7 код sign q, для первого sxopBoro . операнда записывается в первый разряд всех регистров группы регистров

8. При этом на вход 14 второго итерационного узла 1< с выхода первого регистра группы регистров 8 поступает значение sign q ((Вычисленные значения х,, у, с регистров 4.1, 4 ° 2 (выход 17, 18) перного итерационного узла I поступают на входы 9, II и со сдвигом на один разряд в сторону младших разрядов на входы 12, 10 второго итерационного узла 1

Одновременно на вход устройства поступают значения второго операн— г г да — х, y,, cl., sign Qo

По второму тактовому импульсу осуществляется запись в регистры

4.1, 4.2 второго итерационного узла

1 результатов х, у действий второй итерации над первым входным операндом (х, уо, (у ), а в регистры 4.1, 4.2 первого итерационного узла 1 — результатов хг, у первой итерации соответственно от вто2 г 2 рого входного операнда (х, у, с ).

Одновременно в группе регистров 8

1 значение кода sign y с первого раз1 ряда переписывается во второй, а в первый разряд группы регистров 8 записывается значение кода sign g,, 2 поступающего через коммутатор 7 от блока 5 знаков угла. При этом на вход 14 третьего итерационного узла !

1> поступает значение sign y а на

Э вход 14 второго итерационного узла

1 — значение sign cp, с выхода группы регистров 8. Вычисленные значения г х,, у, с регистров 4. 1, 4. 2 после первой итерации поступают на входы

9, 1О и со сдвигом на один разряд в сторону младших разрядов — на входы 12, 11 второго итерационного узI ла 1 . Вычисленные значения хг, уг с регистров 4.1, 4.2 второго итерационного узла lг поступают на входы

9, 10 и со сдвигом на два разряда в 1 3108 сторону младших разрядов — на входы !

2, ll третьего итерационного узла 1 . А на вход устройства поступают значения третьего операнда — х з ° з о!

yîo Чо signqо

Аналогично указанному происходит запись и обработка информации во всех последующих тактах синхронизации.

По и-му тактовому импульсу осу- !О ществляется запись в регистры 4 и-го итерационного узла I результатов

I х„, у„ и-й итерации, соответствующих повороту первого входного операнда (x, у ) на угол (о

Таким образом, по окончании и-го такта на выходах последнего итерационного узла 1д появляется окончательный результат обработки первого слова хо, уо, в соответствии с 20 выражением (1). По окончаний (и+1)ro такта на входах итерационного узла 1 появляется окончательный ре-!! 1 зультат обработки второго слова х у, Ч! . Все последующие результаты появляются на выходе устройства с каждым следующим тактом, т.е. с частотой аледования синхроимпульсов, поступающих на синхронизирующий вход устройства (Упр.2). 30

В режиме преобразования координат из прямоугольных в полярные на вход задания режима устройства (Упр.l) поступает сигнал "0".

В этом режиме устройство реализует следующие функции: х,, =x;+(sign у, .) у 2 у;, =у; — (sign у ) х 2; (2)

-! ° 40 (f;„=P;+(sign у;) arctg 2

q„=0, Сигнал Упр. l, поступая на управляющий вход коммутатора 1, открывает прохождение сигналов с выходов 19 45 итерационных узлов 1 ка вход груп-! пы регистров 8.

Поступая на вход коммутаторов 3 итерационных узлов, сигнал Упр.1 обеспечивает прохождение значения з1.pn(f; na входы сумматоров вычитателей 2.1, 2.2 итерационных узлов I .

На вход устройства в этом режиме поступают значения х, у, sign(p, поввопяюиие вычислить угол q и т!х +Х

Значения sign у;, i = (l,n) предназначены для управления сумматорами-вычитателями 2.1, 2.2, работающими в реl2 4 жиме сложения либо в режиме вычитания в зависимости от поступающего ко- да управления согласно формуле (2). ! I и

Значения х,, у и sign(g первого операнда поступают соответственно на входы 9, 12, IO, Il и 13 первого итерационного узла I< .

При поступлении первого тактового импульса на синхронизирующий вход (Упр.2) осуществляется запись в регистры 4.1, 4.2 первого итерационно/ го узла I результатов х,, у, первой итерации над первым входным операндом (х, уо ). При этом вычисленные значения х „ у, с регистров 4.1, 4.2 (выход 17, 18) первого итерационного узла 1, поступают на входы 9, 10 и со сдвигом на один разряд в сторону младших разрядов — на входы 12, ll второго итерационного узла 1 . Значение (выход 19) первого итерационного узла 1! поступает на вход 13 второго итерационного узла и через коммутатор 7 на вход (n-1)-го регистрь группы регистров 8.

На вход устройства поступают зна1 чения второго операнда — х, у, sign y

По второму тактовому импульсу осуществляется запись в регистры 4.1, 4.2 второго итерационного узла 11 результатов х, у1 второй итерации над первым входным операндом (х, уо) а в регистры 4.1, 4.2 первого итерационного узла 1, — результатов х

1 у первой итерации над вторым вход1 (хо yî sipnq ).

Одновременно в группе регистров, 8 значение signq поступающее через коммутатор 7, записывается в (n-1)-й регистр. При этом вычисленные значения х,, у с регистров 4.1

1. 1

4 ° 2 первого итерационного узла 1! поступают на входы 9, 10 и со сдвигом на один разряд в сторону младших разрядов — на входы 12, 11 второго итерационного узла 11. Значение

sign ц>1 с второго регистра 4.2 первого итерационного узла 1< поступает на вход 13 второго итерационного блока и через коммутатор 7 на вход (n-1)-.го регистра группы регистров !

8, а значение sign cp, записанное в

9 предыдущем такте, переписывается при этом во второй разряд этого же регистра. Вычисленные значения х1, у1 с регистров 4,1 4.2 второго итерационного узла 11 поступают на входы

9, IO и со сдвигом на два разряда в

1310812 сторону младших разрядов — на входь!

12, ll третьего итерационного узла !

1 . Значение sign q с второго итерационного узла 1 поступает на вход

13 третьего итерационного узла и через коммутатор 7 на вход (и-2)-ro регистра группы регистров 8.

Одновременно на вход устройства поступают значения третьего операнра x, уо, sign×о 3 3 ° 3 о

Аналогично укаэанному происходит запись и обработка информации во всех последующих тактах синхронизации.

По п-му тактовому импульсу осуществляется запись в регистры 4.1„

4.2 п-го итерационного узла 1!, результатов х „, у„ п и итерации над ! ! первым входным операндом (хд, уо, I

sign p ). На выходе группы регистров 8 по п-му такту синхронизации появляется значение sign(g (i=! п-1), т.е, информация о знаке за все итерации для первого входного операнда, которые поступают на адресный вход блока 6 памяти величины угла, выход которого определяет значение фазы угла колерных координат.

Таким образом, по окончании n-ro такта на первом выходе 17 последнего итерационного узла 1д и на выходе блока 6 памяти величины угла появляется окончательный результат об1 работки первого слова хо, у в соответствии с выражением (2). По окончании (n+1)-ro такта на выходе итерационного узла 1!, и блока 6 памяти величины угла появляется окончательный результат обработки второго слова х, у . Все последующие резуль L о таты появляются на выходе устройства с каждым следующим тактом, т.е. с частотой следования синхроимпульсов, Формула и з о б р е т е н и я

Устройство для вычисления элементарных функций, содержащее п итерационных узлов (п — разрядность аргумента), каждый из которых содержит два регистра и два сумматора-вычитателя, входы синхронизации первого и второго регистров в каждом итерационном узле соединены с тактовым входом этого итерационного узла, причем входы абсциссы и ординаты устройства соединены соответственно с первым и вторым информационными входами первого итерационного узла, выходы абсциссы и ординаты и-го итерационного узла соединены с одноименными выходами устройства, тактовый вход устройства соединен с одноименными входами всех итерационных узлов, выходы абсциссы и ординаты.i-го итерационного узла (i = 1,..., п-1) соединены с первым и вторым информационными входами (i+1)-ro итерационного узла соответственно, о т— л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач за счет выполнения операции поворота вектора и преобразования систем координат, в него дополнительно введены блок памяти знаков угла, 20 блок памяти величины угла, коммутатор и группа регистров, а в каждый итерационный узел введен коммутатор, причем первые информационные входы первого и второго сумматоров вычитателей j-го итерационного узла (j=:l,...,n) соединены соответственно с первым и вторым информационными входами этого узла, вторые информационные входы первого и второго сум30 маторов-вычитателей j-го итерацион-ного узла соединены соответственно с третьим и четвертым информационными входами этого узла, управляющие входы первого и второго сумматоров35 вычитателей j-го итерационного узла объединены и соединены с выходом коммутатора, первый и второй информационный входы которого соединены с пятым и шестым информационными входами j-ro итерационного узла, управляющий вход коммутатора j-го итерационного узла соецинен с входом задания режима этого узла, информационные выходы первого и второго регистров 5,1-го итерационного узла соединены с выходами соответственно абсциссы и ординаты этого узла, пятый и шестой информационные входы первого итерационного узла соединены с входами

50 соответственно знаков ординаты и угла устройства, входы абсциссы и ординаты которого соединены соответственно с четвертым и третьим информационными входами первого итерацион55 ного узла, выход знакового разряда второго регистра « -го итерационного узла соединен с выходом знака угла этого узла, причем выходы абсциссы

13!0812

Составитель С.Куликов

Техред Л.Олейник Корректор Г.Решетник

Редактор M.Äûëûí

Заказ 1892/45 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 и ординаты i-го итерационного узла (i = 1,...,n-1) соединены со сдвигом на i разрядов в сторону младших разрядов с"четвертым и третьим информационными входами (i+1)-го итерационного узла соответственно, выход знака угла i-го итерационного узла соединен с пятым информационным входом (i+I)-го итерационного узла, вход величины угла устройства соединен с 10 адресным входом блока памяти знаков угла, выходы которого соединены с информационными входами первой группы коммутатора, информационные входы второй группы которого соединены с 15 выходами знака угла соответствующих итерационных узлов, 3-й выход коммутатора соединен с входом первого разряда j-ro регистра группы, выход

j-ro разряда j-го регистра группы соединен с шестым информационным входом j-ro итерационного узла, стробирующие входы регистров группы соединены с тактовым входом устройства, вход задания режима устройства соединен с одноименными входами всех итерационных узлов и с управляющим входом коммутатора, выход j-го разряда j-го регистра группы соединен с 1-м адресным входом блока памяти величины угла, выход которого является выходом фазы устройства.