Устройство для вычисления сумм парных произведений
Иллюстрации
Показать всеРеферат
Изобретение относится к вычислительной технике и может быть использовано в процессорах обработки сигналов, в цифровых фильтрах и т.п. Цель изобретения - увеличение быстродействия . Устройство для вычисления сумм парных произведений содержит информационные регистры 1 и 2, блоки 3 и 4 памяти, матричные умножители 5, первую, вторую, третью группы буферных регистров 6,7 и 8, матричные сумматоры 9 и 10, преобразователь 11 кода системы остаточных классов в позиционный код, выход 12 результатов , счетчик 13 тактов. 1 ил. (Л J2 00
СОЮЗ СО8ЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
А1 авВ аи ш 4 С 06 F 7/72
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ДBTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4007834/24-24 (22) 15,01.86 (46) 15.05,87. Бюл. N - 18 (71) Тбилисский научно-исследовательский институт приборостроения и средств автоматизации Научно-производственного объединения "Элва" (72) А. Р, Чачанашвили (53) 681.325,5(088.8) (56) Акушский И. Я,, Юдинский Д, И, Машинная арифметика в остаточных классах. — M,: Сов. радио, 1969, с, 438, Авторское свидетельство СССР
N - 788105, кл. G Об F 7/38, 1978.
Авторское свидетельство СССР № 1151953, кл, С 06 F 7/38, 1983. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММ
ПАРНЫХ ПРОИЗВЕДЕНИЙ (57) Изобретение относится к вычислительной технике и может быть использовано в процессорах обработки сигналов, в цифровых фильтрах и т.п, Цель изобретения — увеличение быстродействия, Устройство для вычисления сумм парных произведений содержит информационные регистры 1 и 2, блоки 3 и 4 памяти, матричные умножители 5, первую, вторую, третью группы буферных регистров 6,7 и 8, матричные сумматоры 9 и 10, преобразователь 11 кода системы остаточных классов в позиционный код, выход 12 результатов, счетчик 13 тактов. ил.
0814
131
" Изобретение относится к вычислительной технике и может быть использовано в процессорах обработки сигналов, в цифровых фильтрах и т.п.
Цель изобретения - увеличение быстродействия, На чертеже представлена функциональная схема устройства для вычисления сумм парных произведений.
Устройство для вычисления сумм парных произведений содержит информационные регистры 1 и 2, блоки 3 и 4 памяти, матричные умножители 5, первую, вторую, третью группы буферных регистров 6,7 и 8, матричные сумматоры 9 и 10, преобразователь 11 кода системы остаточных классов в позиционный код, выход 12 результата, счетчик 13 тактов.
Применение кода системы остаточных классов позволяет реализовать основные арифметические операции таблично, т,е. свести операции сложения, вычитания и умножения к выборке из ПЗУ, Известно, что для реализации таблицы по модулю р необходимо иметь в таблице Р значений, т.е. если
z надо вычислить
< „ — g(ad p ), то операнды оС и Р подаются на адресные шины, а результат считывается с информационных шин.
Блок памяти, матричные умножители и матричные сумматоры в устройстве выполнены в виде постоянных запоминающих устройств.
Устройство работает следующим образом, В информационные регистры до начала работы записаны числа в коде СОК.
Счетчик тактов формирует адреса для считывания коэффициентов, которые хранятся в блоках памяти в коде СОК, Содержимое регистров 1 и 2 перемножается с коэффициентами с помощью матричных умножителей 5. Результат умножения записывается во вторую группу буферных регистров 7, содержимое которых складывается с содержимым буферных регистров 8 третьей группы (в первом цикле происходит сложение с нулем).
Затем сложение осуществляют матричные сумматоры 9 и 10. Сумма эапиВНИИПИ Заказ 1892/45
55 сывается в буферные регистры 6 первой группы, затем переписывается в буферные регистры 8 третьей груп-. пы, Счетчик тактов после окончания суммирования парных произведений выдает разрешающий сигнал на вход разрешения преобразователя 11 кода системы остаточных классов в позиционный код, Слагаемые кода СОК в информационные регистры 1 и 2 могут быть записаны из аналого-цифрового преобразо-. вателя или с преобразователя напряжение-частота, 1
Формула изобретения
Устройство для вычисления сумм парных произведений, содержащее информационные регистры, о т л и ч а— ю щ е е с я тем, что, с целью увеличения быстродействия, оно содержит блоки памяти, матричные умножители, матричные сумматоры, счетчик тактов, буферные регистры и преобразователь кода системы остаточных классов в позиционный код, причем выход счетчика тактов соединен с адресными входами блоков памяти и с входами разрешения работы преобразователя кода системы остаточных классов в позиционный код, выход которого соединен с выходом результата устройства, выходы блоков памяти соединены с первыми информационными входами соответствующих матричных умножителей, вторые информационные входы которых соединены с выходами соответствующих информационных регистров, выходы матричных умножителей соединены с входами соответствующих буферных регистров первой группы, выходы которых соединены с первыми информационными входами соответствующих матричных сумматоров, выходы которых соединены с входами соответствующих буферных регистров второй группы, выходы которых соединены с входами соответствующих буферных регистров третьей группы, выходы которых соединены с вторыми информационными входами соответствующих матричных сумматоров и соответствующими информационными входами преобразователя кода системы остаточных классов в позиционный код, I
Тираж 673 Подписное
Произв.-полигр. пр-тие, г.
Ужгород, ул. Проектная, 4