Устройство для сопряжения двух вычислительных машин

Устройство для сопряжения двух вычислительных машин

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при разработке высоконадежных адаптивных вычислительных систем с повышенными требованиями к живучести системы и достоверности получаемых результатов. Целью изобретения является повышение производительности за счет выдачи информации одновременно в обе вычислительные машины при совпадении адресов обращения. Устройство содержит два счетчика сбоев, два дешифратора, два узла сравнения, триггер наличия сбоя, триггер режима работы, две группы элементов задержки , узел сравнения результатов, триггер управления выбором адреса, узел сравнения адресов, оперативную память , десять групп элементов И, четыре группы элементов ИЛИ, пять элементов И, три элемента ИЛИ, элемент НЕ. 1 ил. О) оо со tc

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 С 06 Р 13/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4021684/24-24 (22) 11.02.86 (46) 15.05.87. Вюл. N 18 (72) В.П.Невский (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 613317, кл. G 06 F 13/00, 1979.

Авторское свидетельство СССР

У 955019, кл. G 06 F 13/14, 1982. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ

ВЫЧИСЛИТЕЛЬНЫХ МАШИН. . (57) Изобретение относится к вычислительной технике и может быть использовано при разработке высоконадежных адаптивных вычислительных систем с повышенными требованиями к живучести..SUÄÄ 1310832 . A1 системы и достоверности получаемых результатов ° Целью изобретения является повышение производительности за счет выдачи информации одновременно в обе вычислительные машины при совпадении адресов обращения. Устройство содержит два счетчика сбоев, два . дешифратора, два узла сравнения, триггер наличия сбоя, триггер режима работы, две группы элементов задержки, узел сравнения результатов, триггер управления выбором адреса, узел сравнения адресов, оперативную память, десять групп элементов И, четыре группы элементов ИЛИ, пять элементов И, три элемента ИЛИ, элемент НЕ.

1 13

Изобретение относится к вычислительной технике и может быть использовано при разработке высоконадежных адаптивных вычислительных систем с повышенными требованиями к живучести системы и достоверности получаемых результатов.

Цель изобретения — повышение производительности за счет выдачи информации одновременно в обе(вычислительные машины) при совпадении адресов обращения.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит вычислительные машины (BN) 11 и 1, каждая из которых содержит блок 2 управления, блок

3 обработки прерываний, блок 4 регистров в составе регистров 5 общего назначения, регистр 6 адреса обращения, триггер 7 наличия запроса, регистр 8 информационного, триггер 9 записи-считывания, блок 10 дополнительных регистров общего назначения, блоки элементов И 11 и, 12 (другие .блоки ВМ, не.иллюстрирующие работу устройства, не показаны, индексы при номерах блоков соответствуют номеру ВМ), первая 13„, вторая 13, третья- 14„, четвертая 14z, пятая 15„, шестая 15, седьмая 16„, восьмая 16, девятая 18„, десятая 18 группы элементов И, первая 17, и вторая 17 группы элементов задержки, первый 19, и второй 19 регистры, первый 20„ и второй 20 узлы сравнения, первый

21„ и второй 21 счетчики сбоев, 2 узел 22 сравнения результатов, первый 23, второй 24„ и третий 24 элементы ИЛИ, триггер 25 режима работы, первый .26, второй 27„, третий 27, четвертый 28„ и пятый 28 элементы И, .триггер 29 наличия сбоя, первая 30, вторая 3 1, третья 32„ и четвертая 32> .группы элементов ИЛИ, первый 33 и второй 34 дешифраторы, оперативную память (ОП) 35, вход 36 задания режима, узел 37 сравнения адресов, триггер 38 управления выбором адреса, элемент НЕ 39, вход 40 тактовых импульсов.

Особенностью вычислительных машин

1„ и 1 системы является наличие в них блоков регистров 5 общего назначения, которые обеспечивают вместе с другими блоками ВМ выполнение основных команд, характерных для современных ЭВМ ЕС. При выполнении этих команд на регистрах 5 блоков находят10832 2

55 ся указания на выполнение команды и результат . выполнения команды.

Устройство обеспечивает функционирование вычислительной системы в двух основных режимах: в режиме повышенной надежности, при котором обе

ЭЯМ решают одну и ту же программу, а результаты выполнения команды сравниваются, и в режиме повышенной производительности, при котором каждая

BM выполняет либо отдельную программу, либо часть общей. программы, в результате чего суммарная производительность вычислительной системы увеличивается.

Устройство работает следующим образом.

В режиме повышенной производительности система переходит при переводе по входу 36 триггера 25 в нулевое состояние с пульта управления системой или по сигналу автомата управления режимами работы системы, при этом запрещается прерывание работы BM no сигналам несравнения в узел 22 сравнения результатов, так как высокий потенциал с нулевого выхода триггера 25 режима работы через первый элемент ИЛИ 23 поступает в 3ВМ на управляющие входы блоков 12< и 12 .

Данное устройство обеспечивает равноправный доступ к общей оперативной памяти 35 со стороны каждой BM. При необходимости обращения к ОП 35 в BM

1„(1 ) на регистре 6 „(6 ) появляется код адреса обращения к ОП, а триггер

7„(7 ) наличия запроса переводится в единичное состояние. Высокий потенциал с единичного выхода триггера

7„(7 ) поступает" на вход первого 33 дешифратора,. который в этом случае обеспечивает появление высокого потенциала только на первом (втором) выходе. Высокий потенциал с первого (второго) выхода дешифратора 33 через второй 24„ (третий 24 ) элемент

ИЛИ поступает на входы третьей 14„ (четвертой 14 ) группы элементов И, что обеспечивает подачу кода адреса обращения с регистра 6 (6 ) через группу 14 (14 ) элементов И и группу 30 элементов ИЛИ на адресный вход

ОП 35. С появлением кода адреса обращения начинается цикл работы ОП 35, при этом высокий потенциал с единич-. ного выхода триггера 9 (9 ) при считывании информации поступает на входы пятой 15„ (шестой 15 ) группы элементов И, на. другие входы которых посту3 13 пает высокий потенциал с первого (второго) выхода дешифратора 33. Считанная информация поступает на входы пятой и шестой групп элементов И.

С выходов пятой 151 (шестой 15 ) группы элементов И считанная информация через третью 32„ (четвертую

32 ) группу элементов ИЛИ поступает на информационный регистр 8„(8 ).

При записи информации ВМ 1„(1 ) в ОП

35 содержимое информационного регистра 8 1(8 ) поступает на входы седьмой 16 (восьмой 16 ) группы элемен1 Z тов И, на других входах которых высокие потенциалы с нулевого выхода триггера 9 (9 ) считывания-записи

1 2 и с выхода второго 24„ (третьего 24>) элемента ИЛИ. С выходов седьмой 16, (восьмой 162) группы элементов И записываемая информация через вторую 31 группу элементов ИЛИ поступает на вход ОП 35. После окончания обращения к ОП 35 содержимое регистров

61(62), 8„(82), триггеры 7„(7 ) и

9,(92) обнуляются.

При одновременном появлении на входах дешифратора 33 запросов от обеих ВМ высокий потенциал с его третьего выхода поступает на вторые входы четвертого 281 и пятого 28 2 элементов И, первые входы которых соединены с единичным и нулевым выходами триггера 38 соответственно.

Триггер 38 управления выбором адреса соединен со счетным входом, значение потенциалов на его выходах изменяется в каждом такте работы устройства (тактовые импульсы поступают на вход триггера с входа 40 устройства).

В зависимости от состояния триггера

38 высокий потенциал будет на выходе либо четвертого 28„, либо пятого 28 элемента И. Высокий потенциал с выхода четвертого 28 (пятого 282) эле1 мента И поступает на вторые входы третьей 14„(четвертой 142) группы элементов И, где разрешает передачу адреса обращения с регистра 6„(6 2) через первую 30 группу элементов ИЛИ, на адресный вход ОП 35. С появлением кода адреса обращения начинается цикл работы ОП 35, аналогичный указанному. Адреса обращения с выходов регистров 6 и 61 поступают на входы узла 37 сравнения адресов. При несовпадении адресов обращения низкий потенциал с выхода узла 37 сравнения поступает на вход элемента НЕ 35, с выхода которого высокий потенциал

10832 4 поступает на один из входов второго

27„ и третьего 27 элементов И. Высокий потенциал на другом входе второго 27„ элемента И будет в том случае, 5 когда разрешено обращение по адресу первой 1„ ВМ (потенциал поступает с выхода четвертого 28, элемента И), а на входе третьего 27 элемента И

2 в том случае, когда разрешено обращение по адресу второй 1 ВМ (потен2 циал поступает с выхода пятого 28 элемента И). Высокий потенциал на выходе второго 27„ (третьего 272) элемента И является сигналом приостанова для первой 1„ (второй 12) ВМ. Таким образом, при одновременном появлении запросов от обеих ВМ организуется их поочередное обслуживание и формируется сигнал приостанова, позволяющйй организовать приостанов BM первой в очереди на один такт, что необходимо при объединении ВМ в синхронный вычислительный комплекс. При совпадении адресов обращения высокий потенциал с выхода узла 37 сравнения адресов поступает на вход элемента

НЕ 39 и на третьи входы девятой 18„ и десятой 18> групп элементов И. Низкий потенциал с выхода элемента НЕ 39, поступая на вход второго 27 и треть1 его 272 элементов И, запрещает формирование сигналов приостанова. Выбор одного из адресов обращения осуществляется так же, как описано вы35 ше . цикл работы ОП 3 5 аналог ичен рассмотренному ранее, но если осуществляется считывание информации, то высокий потенциал с единичного выхода триггера 9„ поступает на пер40 вые входы девятой 18„ группы элементов И, а с единичного выхода триггера 92 на первые входы десятой 181 группы элементов И. Если в данном такте осуществляется цикл работы ОП

45 35 по адресу, принятому от первой 1„ (второй 12) BM, то на четвертые входы десятой 18> (девятой 18 ) группы элементов И поступает высокий потенциал с выхода четвертого 28„ (пятого

281) элементов И, на вторые входы поступает считанная информация с выходов пятой 15„ (шестой 152) группы элементов И. С выходов десятой 18 (девятой 18, ) группы элементов И информация через четвертую 32> (третью

32„) группу элементов ИЛИ передается на информационный регистр SZ(8 ).

Запись информации в ОП 35 осуществляется только с информационного ре5 13108 гистра той ВМ, запрос которой выбран в данном такте для обслуживания. Таким образом, при одновременном поступлении запросов от двух ВМ и совпадении адресов обращения к ОП (необ5 ходима одна и та же информация в обеих ВМ) обеспечивается вьдача информации на обе BM и возможность синХронного функционирования вычислительного комплекса без приостановов. 1ð

При назначении режима повышенной надежности триггер 25 режима работы устанавливается в единичное состояние и система функционирует следующим образом. 15

После выполнения каждой команды результат с одного из регистров 51 и 5 блоков, в котором записан результат выполнения команды, подается через первую 13„ и вторую 13 группы элементов И на узел 22 сравнения результатов. Кроме того, информация из резистров 5 и 5 результатов блоков

1 через группы элементов задержки 17 и 17 соответственно поступает в ре- 25

2 гистры 191 и 19Z . Задержка обеспечивается на время выполнения одной команды. Таким образом, в регистрах 51 и 5 результатов блоков в определенный момент находится результат выпол- 30 нения очередной команды, а в регистрах 19„ и 19z — предьдущий. Сигнал сравнения результатов через элемент ИЛИ 23 поступает на группы 12., и 12z элементов И и обеспечивает пе.резапись содержимого блоков основных регистров 5„ и 5> в блоки дополнительных регистров 10, и 10, процесс вы— полнения программы продолжается.

Сигнал несравнения результатов в уз- 4р ле 22 сравнения результатов через открытый элемент И 26 подается в блоки 3 и 3 обработки прерываний обеих ВМ. По этому сигналу блоки 2„ и 2 управления обеспечивают повторение выполнения команды, при которой произошло несравнение результатов, путем выполнения соответствующей микропрограммы повторного выполнения команды. Это происходит следующим образом. Так как сигнал сравнения от. сутствует, то содержимое регистров

101 и 10 сохраняется прежним, поЭтому после подачи управляющего сигнала блоками 21 и 2 на блоки 11, и 11 элементов И обеспечивается пе1 резапись содержимого блоков 10, и 10„ дополнительных регистров 5„ и 5 в блоки основных регистров общего

32 6 назначения. Такая перезапись обеспечивает возможность повторения команды, при которой произошел сбой. Одновременно с перезаписью содержимого блоков 10„ и 10 в блоки 5„ и 5 осуществляется подача сигнала несравнения с выходом схемы 22 сравнения результатов на вход триггера 29 наличия сбоя, который перебрасывается в единичное состояние. Одновременно содержимое регистров результатов 5„ и 5 блоков подается на первые входы соответствующих узлов 20„ и 20 сравнения, на третьи входы которых подается содержимое регистров 19„ и 19 (результаты предьдущего выполнения команды). На вторые входы узлов 20„ и 20 сравнения поступает высокий потенциал с выхода триггера 29 наличия сбоя. Сигналы несравнения с выходов узлов 20, и 20 сравнения поступают на соответствующие входы дешифратора 34 и входы счетчиков 21„ и 21 соответственно, единичные сигналы переполнения на выходах которых являются сигналами соответствующей

BM. По окончании каждого такта работы системы триггер 29 наличия сбоя обнуляется.

При повторном выполнении команд может произойти сравнение или несравнение на узле 22 сравнения результатов. Если произошло сравнение и нет сигналов переполнения на выходе хотя бы одного из счетчиков 21 или

21 сбоев, то нормальное функционирование системы продолжается.

Если произошло повторное несравнение, то сигнал несравнения с выхода узла 22 сравнения результатов поступает на первый вход дешифратора 34.

Если на входах дешифратора комбинация сигналов 101 то это соответствует нарушению функционирования первой 1„ ВМ; комбинация 011 — нарушение функционирования второй 1 ВМ; комбинация 111 — обе BM функцйонируют неверно. На выходах дешифратора 34 возникают сигналы, идентифицирующие ВМ, на которой происходят сбои.

Формула и з обретения

Устройство для сопряжения двух вычислительных машин, содержащее два дешифратора, два счетчика сбоя, триггер наличия сбоя, два узла сравнения, два регистра, триггер режима работы, 7 1З1О узел сравнения результатов, оперативную память, восемь групп элементов И, две группы элементов ИЛИ, первый элемент И, первый элемент ИЛИ, причем выход первого элемента И является выходом устройства для подключения к входам прерывания первой и второй вычислительных машин, первые входы элементом И первой и второй групп являются входами устройства для подключения к разрешающим выходам первой и второй вычислительных машин соответственно, вторые входы элементов И первой и второй групп соединены с первыми входами соответственно первого и второго узлов сравнения и являются входами устройства для .подключения к выходам результата опе рации первой и второй вычислительных машин, первые Входы элементов И () третьей и четвертой групп являются входами устройства для подключения к адресным выходам первой и второй .вычислительных машин соответственно, I первые входы элементов И пятой и шес-25 той групп являются входами устройства для подключения к выходам чтения первой и второй вычислительных машин, первые и вторые входы элементов И седьмой и восьмой групп являются вхо-ЗО .дами устройства для подключения к выходам записи и информационным выходам первой и второй вычислительных машин соответственно, первый и второй информационные входы первого дешифратора являются входами устройства для подключения к выходам запроса первой и второй вычислительных машин соответственно, первый и второй выходы элементы ИЛИ являются выходами 4О устройства для подключения к входам задания режима работы первой и второй вычислительных машин соответственно, нулевой вход триггера режима работы является входом задания режи- 45 ма работы устройства, выходы первого и второго счетчиков сбоев являются первым и вторым выходами отказа устройства соответственно, первый и вто-. рой выходы второго дешифратора явля- 5п ются первым и вторым выходами сбоя устройства соответственно, при этом выходы элементов И первой и второй групп соединены с первой и второй группами входов узла сРавнения ре- 55 зультата соответственно, выход сравнения которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с нулевым вы832 8 ходом триггера режима работы, единичный выход которого соединен с первьг входом первого элемента И, второй вход которого соединен с выходом несравнеьия узла сравнения результатов, с первым информационным входом второго дешифратора, с единичным входом триггера наличия сбоя, выход которого соединен с вторыми входами первого и второго узлов сравнения, выходы которых соединены соответственно со счетными входами первого и второго счетчикОв сбоев и с вторым и третьим информационными входами второго дешифратора, выходы элементов И третьей и четвертой групп соединены с первой и второй группами входов элементов ИЛИ первой группы соответственно, выходы которых соединены с группой адресных входов оперативной памяти, выходы элементов И седьмой и восьмой групп соединены с первой и второй группа- . ми входов элементов ИЛИ второй группы соответственно, выходы которых.со-. единены с группой информационных входов оперативной памяти, группа информационных выходов которой соединена с вторыми входами элементов И пятой и шестой групп, третьи входы которых соединены с первым и вторым выходами первого дешифратора соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности за счет выдачи информации одновременно в обе BM при совпадении адресов обращения, в него введены две группы элементов задержки, триггер управления выбором адреса, узел сравнения адресов, две группы элементов И, две группы элементов

ИЛИ, четыре элемента И, два элемента ИЛИ, элемент НЕ, причем †синхровх триггера управления выбором адреса является тактовым входом устройства, выходы второго и третьего элементов И являются выходами устройства для подключения к входам остановки первой и второй вычислительных машин соответственно, выходы элементов ИЛИ третьей и четвертой групп являются выходами устройства для подключения к информационным входам первой и второй вычислительных машин соответстC венно, при этом первые входы элементов И первой и второй групп соедине- ны с входами элементов задержки первой и второй групп соответственно, выходы которых соединены с информационными входами первого и второго

1310832

Тираж б73 Подписное

В аказ

Произв.-полигр. пр-тие, r Ужгород, ул. Проектная, 4 регистров соответственно, выходы ко- торых соединены с третьими входами первого и второго узлов сравнения соответственно, единичный и нулевой выходы триггера управления выбором адреса соединены соответственно с первыми входами четвертого и пятого элементов И, вторые входы которых соединены с третьим выходом первого дешифратора, первый и второй выходы fp которого соединены соответственно с первыми входами второго и третьего элементов ИЛИ, выходы которых соединены соответственно с вторыми входами элементов И третьей и четвертой 15 групп и с третьими входами элемен— тов И седьмой и восьмой групп, первые входы элементов И пятой и шестой групп соединены соответственно с первыми входами элементов И девятой 20 и десятой групп, вторые входы которых соединены соответственно с выходами элементов И шестой и пятой групп и с первыми входами элементов ИЛИ четвертой и третьей групп, вторые входы которых соединены соответственно с выходами элементов И десятой и девятой групп, третьи входы которых соединены с выходом узла сравнения адресов и с входом элемента НЕ, выход которого соединен с первыми входами второго и третьего элементов

И, вторые входы которых соединены соответственно с выходами четвертого и пятого элементов И, с вторыми входами второго и третьего элементов

ИЛИ, с четвертыми входами элементов И десятой и девятой групп, первый и второй входы узла сравнения адресов соединены соответственно с первЫми входами элементов И третьей и четвертой групп. .5 ФП