Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, предназначено для накопления и выдачи информации и может быть использовано в регистраторах. Цель изобретения - повышение надежности устройства. Устройство содержит блок 1 памяти, коммутатор 2, генератор 3 импульсов, селектор 4, триггер 5, счетчик 6, группу триггеров 7, мультиплексоры 8. Блок Г памяти содержит регистры 9 и триггеры 10, образующие совместно с триггерами 7 и мультиплексорами 8 каналы устройства . Считывание и дешифрация информации , накопленной в одном из каналов устройства, осуществляется за один цикл работы путем отключения вхрда выбранного канала блока 1 намяти от входа устройства и соединения его с выходом генератора 3 имиульсов, который генерирует за один цикл импульсов, где к - число информационных разрядов регистра 9. В результате этого в конце цикла считывания информации из блока 1 иамяти в счетчике 6 фиксируется дeцJифpoвaнftый двоично-десятичный или двоичный код состояния регистра 9, а в последнем восстанавливается исходный код ранее накопленной информации. 1 3. и. ф-лы, 1 ил. ю (Л со ч о оо со 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (594 11 С 1100

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 4002696/24-24 (22) 06.01.86 (46) !5.05.87. Бюл. № 18 (71) Ивано-Франковский институт нефти и газа (72) Я. H. Николайчук и Л. М. Курылив (53) 681.327 (088.8) (56) Самойлов Л. К. и др. Устройства задержки информации в дискретной технике.

М.: Советское радио, .1973, с. 232, 233.

Авторское свидетельство СССР № 693435, кл. G 1! С 11/00, 1974. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, предназначено для накопления и выдачи информации и может быть использовано в регистраторах. Цель изобретения— повышение надежности устройства. Устройство содержит блок памяти, коммутатор 2, генератор 3 импульсов, селектор 4, триггер 5, Л1 » 1310898 А1 счетчик 6, группу триггеров 7, мультиплексоры 8. Блок 1 памяти содержит регистры 9 и триггеры 10, образующие совместно с триггерами 7 и мультиплексорами 8 каналы устройства. Считывание и дешифрация информации, накопленной в одном из каналов устройства, осуществляется за один цикл работы путем отключения входа выбранного канала блока 1 памяти от входа устройства и соединения его с выходом генератора 3 импульсов, который генерирует за один цикл 2„— 1 импульсов, где к — число информационных разрядов регистра 9. В результате этого в конце цикла считывания информации из блока 1 памяти в счетчике 6 фиксируется дешифрованный двоично-десятичный или двоичный код состояния регпст- Я ра 9, а в последнем восстанавливается исходный код, ранее накопленной информации. Ц ф

1 з. п. ф-лы, ил.

13

Изобретение относится к вычислительной технике, предназначено для накопления и выдачи информации и может быть использовано в регистраторах.

Цель изобретения — повышение надежности устройства.

На чертеже представлена структурная схема предлагаемого запоминающего устройства.

Устройство содержит блок 1 памяти, коммутатор 2, генератор 3 импульсов, селектор 4, триггер 5, счетчик 6, группу триггеров 7, мультиплексоры 8.

Блок 1 памяти содержит регистры 9 и триггеры 10, образуюшие совместно с триггерами 7 и мультиплексорами 8 каналы устройства. Устройство также содержит элементы развязки, например диоды 11.

Селектор 4 в простейшем случае может представлять собой накопительный конденсатор с временем разряда, пропорциональным времени прохождения кодовой последовательности 100...0.

Запоминающее устройство работает следующим образом.

В начальном положении триггер 5, счетчик 6 и регистры 9 находятся в нулевом состоянии, а триггеры 7 и 10 — в единичном состоянии. Импульсы входной информации подаются на соответствующие входы мультиплексоров 8, с выходов которых поступают на синхровходы регистров 9, где суммируются в реальном масштабе времени.

Для считывания информации, накопленной в одном из каналов устройства, на вход соответствующего триггера 7 подается сигнал, который переводит триггер 7 в нулевое состояние. При этом переключается мультиплексор 8 соответствующего канала блока 1 памяти. Сигнал «1» с инверсного выхода триггера 7 подается на управляющий вход коммутатора 2 и через диод 11 на вход генератора 3 импульсов, разрешая его работу. Генератор 3 вырабатывает пачку (2к — 1) импульсов, которые через соответствующий мультиплексор 8 подаются на синхровход регистра 9 считываемого канала блока 1 памяти и одновременно поступают на вход счетчика 6 (к — число информационных разрядов регистра 9).

В процессе рекуррентных сдвигов кода в регистре 9 через коммутатор 2 на вход селектора 4 поступает полная кольцевая последовательность рекуррентного кода, фаза которого соответствует числу им пульсов, накопленных в регистре 9. При этом сигнал начала работы счетчика 6 будет сформирован на выходе селектора 4, который срабатывает при прохождении через него конца рекуррентной последовательности, например кода с максимальным числом нулей 100...0.

Выходной сигнал селектора 4 перебрасывает триггер 5 в единичное состояние, который своим инверсным выходом снимает запрет

10898

Формула изобретения

2 с входа сброса счетчика 6, разрешая его работу.

Таким образом, в конце цикла считывания информации в соответствующем регистре 9 устанавливается исходный код накопленной информации, а в счетчике 6 — дешифрованный код накопленного в регистре 9 числа импульсов. В конце цикла считывания и дешифрации информации, накопленной в одном из регистров 9 блока 1 памяти, сигнал с выхода генератора импульсов 3 устанавливает соответствующий триггер 7 в единичное состояние, что приводит к переключению соответствующего мультиплексора 8 в режим накопления входной информации. После считывания информации с выходов устройства триггер 5 сигналом сброса перебрасывается в нулевое состояние, что приводит к сбросу счетчика 6 в нулевое состояние и запрету его работы в начале следующего цикла работы устройства. В последук>щих циклах работа устройства происходит аналогичным образом.

1. Запоминающее устройство, содержащее счетчик, генератор импульсов, селектор, коммутатор и блок памяти, информационные выходы которого подключены к информационным входам коммутатора, выход которого подключен к входу селектора, первый выход генератора импульсов соединен со счетным входом счетчика, выходы разрядов которого являются информационными выходами устройства, отличающееся тем, что, с целью повышения надежности устройства, в него введены мультиплексоры, группа триггеров, триггер и элементы развязки, одни из выводов которых подключены к инверсным выходам триггеров группы, а другие выводы — к входу генератора импульсов, второй выход которого соединен с входами асинхронной установки в «О» триггеров группы, входы асинхронной установки в «1» которых являются входами выборки устройства, выход селектора подключен к входу асинхронной установки в «О» триггера, вход асинхронной установки в «1» которого является входом сброса устройства, инверсный выход триггера соединен с входом сброса счетчика, прямые выходы триггеров группы подключены к первым управляющим входам соответствующих мультиплексоров, инверсные выходы триггеров группы соединены с вторыми управляющими входами соответствующих мультиплексоров и с соответствующими управляющими входами коммутатора, первые информационные входы мультиплексоров являются информационными входами устройства, вторые информационные входы мультиплексоров соединены с первым выходом генератора импульсов, выходы мультиплексоров подключены к соот1310898

Составитель В. Рудаков

Редактор Т. Парфенова Техред И. Верес Корректор И. Эрдейи

Заказ 1763 49 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 ветствующим информационным входам блока памяти, вход начальной установки которого является установочным входом устройства.

2. Устройство по п. 1, отличаюшееся тем, что блок памяти содержит регистры и триггеры, прямые выходы которых подключены к информационным входам соответствующих регистров, выходы которых являются

4 информационными выходами блока и соединены с входами синхронной установки в

«1» соответствующих триггеров, входы синхронной установки в «0» которых соединены с синхровходами соответствующих регистров и являются информационными входами блока, входы асинхронной установки в «0» триггеров соединены и являются входом начальной установки блока.