Устройство для измерения отклонения частоты от номинального значения

Устройство для измерения отклонения частоты от номинального значения

Иллюстрации

Показать все

Реферат

 

Устройство для измерения отклонения частоты от номинального значения содержит генератор, секционированную линию задержки, регистры, сумматор количества единиц, блоки вычислителей , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И, элементы НЕ, триггеры, счетчики, накапливающий сумматор, элемент ИЛИ, блок деления и регистр сдвига. Устройство имеет расширенный динамический диапазон измеряемых час- TOV. В описании изобретения приведены электрические схемы блоков вычислителей и распределителя. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (50 4 H 03 M 1/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с „ф

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ.(21) 3898226/24-21 (22) 22.05.85 ,(46) 15.05.87. Вюл . Ф 18 (72) В.Л.Чураков, Е.Д.Могилевский и Е.И.Токарев (53) 681.317(088 ° 8) (56) Авторское свидетельство СССР

В 1034009, кл. G 04 F 10/04, 1983 °

Авторское свидетельство СССР

Ф 300133, кл. Н 03 М 1/50, 1972 ° (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТКЛОНЕНИЯ ЧАСТОТЫ ОТ НОМИНАЛЬНОГО 3НАЧЕНИЯ (57) Устройство для измерения отклонения частоты от номинального значения содержит генератор, секционированную линию задержки, регистры, сумматор количества единиц, блоки вычислителей, элемент ИСКЛ10ЧАКП!ЕЕ ИЛИ, элементы И, элементы НЕ, триггеры, счетчики, накапливаюп(ий сумматор, элемент ИЛИ, блок деления и регистр сдвига. Устройство имеет расширенный динамический диапазон измеряемых часто . В описании изобретения приведены электрические схемы блоков вычислителей и распределителя. 2 з.п. ф-лы, З.ил.!

311027

Изобретение относится к измерительной технике и может быть использовано в системах обработки информации.

Целью изобретения является расширение динамического диапазона измеряемых частот.

На фиг.l представлена функциональная схема устройства измерения отклонения частоты от номинального значения; на фиг.2 — функциональная схема блока вычислителей; на фиг.3 -—диаграмма перемещения фаз генератора и входного сигнала в зависимости от времени.

Устройство содержит генератор 1, секционированную линию 2 задержки, регистры 3 и 4, сумматор 5 количества единиц, блоки 6 и 7 вычислителей, элемент ИСКЛ10ЧАЮЩЕЕ ИЛИ 8, элемент

И 9, элементы НЕ 10 и ll, элемент И

12, триггеры 13 и 14, элементы И 1517 триггер 18, элемент НЕ 19, счетчик 20, элемент И 21, триггеры 22 и

23, накапливающий сумматор 24, счетчик 25, элемент ИЛИ 26, блок 27 деления, регистр 28 сдвига, элемент И 29.

Блоки 6 и 7 вычислителей {фиг.2) 3О содержат распределитель 30 импульсов, регистры 31.1 и 31..2,,функциональное

ПЗУ 32. В состав распределителя 30 входят сдвиговый регистр 33, элемент

HE 36, триггер 37, элементы.И 34 и 35,35 триггер 38 .и элемент И 39, входная

40 и выходная 41 шины устройства. Выход генератора 1 соединен с первыми входами первого 21 и второго 15 .элементов И, тактовыми входами первого 40

13, второго 14, третьего 22 и четверторого 23 триггеров, с вторыми входами первого 6 и второго 7 блоков вычислителей, с тактовым входом регистра 28 сдвига и входом секционированной линии 2 задержки, выводы секций которой подключены к тактовым входам триггеров 3 регистра, информационные

D-входы которых соединены между собой и подключены к входной шине 40 устройства, а прямые выходы соединены с информационными входами 4 регистра, информационные выходы которого подключены к информационным входам первого сумматора 5, вход CS "Выбор кристалла" которого соединен с шиной уровня "0", а информационные выходы подключены к группе четвертых входов первого 6 и второго 7 блоков вычис-. лителЕй, причем прямой выход первого соединенного с первым выводом линии задержки триггера регистра 3 соединен с первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, третьего элемента И 9 и входом первого элемента НЕ 10, а прямой выход последнего триггера регистра 3 подключен к вторым входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, третьего элемента И 9 и входу второго элемента НЕ 11, выход элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 8 соединен с вторым входом второго элемента И 15 и первыми входами четвертого 16 и пятого 17 элементов

И, а выход второго элемента И 15 подключен к тактовому входу регистра 4, выход третьего элемента И 9 соединен с D-входом первого триггера 13, прямой выход которого подключен к второму входу четвертого элемента И 16, выходы первого 10 и второго !1 элементов НЕ соединены соответственно с первым и вторым входами элемента И 12, выход которого подключен к D"âõîäó второго триггера 14, прямой выход которого соединен с вторым входом пятого элемента И 17, третьи входы четвертого 16 и пятого 17 элементов И подключены к второму входу первого элемента И 2! и инверсному выходу пяТОГО триГГера 18, D- и С-ВХОды КОТОрого соединены с выходом третьего элемента HE !9, вход которого подключен к выходу старшего разряда первого счетчика 20, информационные выходы которого соединены с третьей группойвходов первого 6 и второго 7 блоков вычислителей, третьи выходы первого б и второго,7 блоков вычислителей подключены к входам установки в "0" соответственно третьего 22 и четвертого 23 триггеров„ D-входы которых соединены с выхоДами соответственно четвертого 16 и пятого 17 элементов

И,.прямые выходы третьего 22 и четвертого 23 триггеров подключены к первым входам соответственно первого

6 и второго 7 блоков вычислителей, а инверсные выходы третьего 22 и четвертого 23 триггеров соединены соответственно с первым и вторым входами элемента И 29, третий вход которого подключен к прямому выходу пятого триггера 18, а выход элемента И 29 соединен с входом обнуления регистра

28, первый выход которого подключен к входу СБ блока 27 деления., а второй соединен с входом установки в 0" пя3 1311О того триггера 18, входами обнуления второго сумматора 24 и второго счетчика ?5 и пятыми входами первого 6 и второго 7 блоков вычислителей, первые группы выходов которых соединены с информационными входами второго сумматора 24, тактовый вход которого соединен са счетным входом второго счетчика 25 и выходом элемента ИЛИ 26, входы которого подключены к вторым 10 выходам первого 6 и второго 7 блоков . вычислителей, информационные выходы второго сумматора 24 соединены с первой группой входов блока 27 деления, вторая группа информационных входов которого подключена к информационным выходам второго счетчика 25, а выходы блока деления являются выходами 41 устройства, причем счетный вход первого счетчика соединен с выходом пер-20 ваго элемента И 21..

Блок вычислителей содержит распределитель 30 импульсов, первый и второй входы которого соединены с первыми и вторым входами блока вычислителей, а пятый вход подключен к третьему входу распределителя 30, первый и второй выходы которого соединены с тактовыми входами соответственно ре- 30 гистров 31.1 и 31.2, информационные выходы которых подключены к информационным входам функционального ПЗУ 32, вход С$ которого соединен с третьим выходом распределителя 30, а выходы подключены к первой группе выходов блока вычислителей, четвертый и пятый выходы распределителя 30 соединены соответственно с вторым и третьим выходами блока вычислителей, третья группа входов которого подключена к первым группам входов регистров 31.2 и 31 ° 1, вторые группы входов которых соединены с четвертой группой входов блока вычислителей. 45

В состав распределителя 30 входит регистр 33, вход обнуления которого соединен с первым входом распределителя, второй вход которого подключен . к тактовому входу регистра 33, первый50 выход которого соединен с первыми входами восьмого 34 и девятого 35 элементов! И и через четвертый элемент НЕ 36 с тактовым и информационными входами шестого триггера 37, прямой и инверсный выходы которого подключены к вторым входам соответственна восьмого 34 и девятого 35 элементов И, выходы которых соединены с

27 значения заключается в следующем.

Примем значение номинальной,частоты равным f, а измеряемой — fi .

При этом периоды этих частот определяются как

1 1

То = — и Т, о (1)

3а период Т, расхождение передних фронтов этих колебаний составит величину Т, — То, если первоначальные фазы этих колебаний были одинаковы.

Через время t расхождение передних фронтов двух колебаний составит бТ, а .так как нарастание разности фаз происходит по линейному закону, то справедлива зависимость

Т, -Т дТ

Т1 е

С учетом (1) получаем (2) f = (1 — -- ) f

11 Т

{ о

Так как величина отклонения частоты от номинального значения

Дй=f1 (3)

Ьй= — — f

hT (4) о °

Иэ зависимости (4) следует, что для нахождения величины отклонения частоты ат номинального значения необходимо определить перемещение переднего фронта колебания входного сигнала ДТ за определенный интервал времени t а частота f является известной.

Для решения поставленной задачи используется генератор с сеткой сдвинутых по фазе колебаний. Это достигается последовательным соединением вторым и первым входами распределителя 30, а выход восьмого элемента И 34 подключен к единичному входу седьмого триггера 38, инверсный выход которого соединен с третьим выходом распределителя 30, четвертый выход которого подключен к выходу десятого элемента И 39, первый и второй входы которого соединены соответственно с прямым выходом шестого триггера 37 и вторым выходом четвертого регистра 33, третий выход которого подключен к входу установки в ноль седьмого 38 триггера и пятому выходу распределителя 30, третий вход которого соединен с входом установки в ноль шестого триггера 37.

Техническая сущность измерения отклонения частоты от номинального

131102 генератора и секционированной линии задержки с отводами. При этом нахождение начальной фазы входного сигнала сводится к определению, между какими сигналами номинальной частоты, с отводов линии задержки, находигся передний фронт входного сигнала.

Это достигается путем использования регистра на базе D-триггеров, у 10 которых на D-входы подается входной сигнал, а на С"входы — сигналы с отводов линии задержки. При этом первый триггер регистра, который содержит единицу и на котором заканчивается ряд триггеров, .содержащих нули, и начинается ряд триггеров, содержащих единицы, определяет номер отвода линии задержки, сигнал с которого совпадает по фазе с входным сигналом.

Аналогичное измерение производится через время t, после чего определяется разность,фаэ входного сигнала между этими измерениями 6Т и по фор-25 муле (4) определяется Ьf

Сетка сдвинутых по фазе сигналов номинальной частоты создается за счет специального выбора частоты генератора, входящего B состав устройства:

Tr = (1+ot) Т, (5) где Т„ — период генератора устройства

То — период номинальной частоты; сб - коэффициент отклонения час35 тоты генератора от номинальной частоты.

Примем, например, величину .0 =:--.

Начальная разность фаз генератора 40 и предполагаемого генератора номинальной частоты равна t (точка А на фиг.3). Спустя один период внутреннеrо генератора разность фаз составит величину

mod t +(1+ — }Т - Т (То 1 î 14 о о)

+ — Т о 14 о (точка Б на фиг.3).

Аналогично после первых пяти пе- М0 риодов величина сдвиг фаз достигает величины t mod t + 5()+ †) Т вЂ” Т ф то, о о о !

t + — Т о 14 о (точка А на фиг.3). !

Сдвиг фаэ между точками А и А

1 (фиг.3) составляет 1/14 Т

7 6

На основании изложенного выше получаем для точек 6-9

t< tî + 4/14 То1

t, = to + 7/14. Т„

te = to + 10/14 Т. Р

3/14 Т

Как показано на фиг.3 и по реэультаI J там расчета, точки А и A, Б и Б

В и В, Г H Г, Д H Д сдвинуты по отношению друг к другу на величину

1/14 Т

Десятый период внутреннего генератора имеет сцвиг фазы (о = о + 2/14 То (фиг.3, точка АЯ ).

Сдвиг по фазе между точками А и

А составляет

2 1 1

t + — Т вЂ” t — — Т = — Т

4 о о 14 о = 14 т.е. точки А и А также смещены по я фазе на ll/14 часть периода номинальной частоты.

Ir p

Аналогично точки А и А, Б и Б

В и В, Г и 1, Д и Д также сдвинуты по фазе на величину 1/14 Т причем фаза точки Д совпадает с фазой точки А, следовательно, по результатам расчета и построения слей(Д( дует, что фазы точек А и Б, Б и

nfl .П!

В, В и Г, Г и Д совпадают и процесс повторяется, С целью пояснения воэможности определения отклонения частоты от номинального значения с помощью сетки сдвинутых частот на фиг,3 показан график изменения фазы входного сиг -, нала, rpe KL — прямая линия, соединяющая положение фазы переднего фронта входного сигнала.

Прямая KL пересекает метки около

11-го периода внутреннего генератора и около 30-го периода, Примем длительность шага линии задержки равной 7 . На 11-м периоде линия KL пересекает 6-й шаг линии задержки, другими словами, фронт входного сигнала приходится между фронтами сигналов с 6-ro и 7-ro отводов линии задержки, а на 30-м периоде пересекает 10-й шаг линии задержки.

При этом время между двумя этими моментами определяется как

=ЗОТ, +107 -11г, -6

19 Т + 4 = 19 (1 + Э/14)Т„+4с

Определение перемещения фазы входного сигнала за время осуществляется следующим образом.

1311027

Определяется фаза первой точки на

11-м периоде. При этом через 5 периодов фаза увеличивается на 1/14 Т, а за одйн период на 3/14 Т . Так как

11-й период можно записать как 2 5 +1, то сдвиг фазы первой точки без учета

;смещения за счет отводов линии задержки равен (1 3

ДТ=й+2 — Т+ — Т

l4 о 14 о

+--Т

14 о» а с учетом сдвига до 6-го отвода линии задержки этот сдвиг фаз в результате равен ! 5 дТ = дТ + 6 = + -- Т + 6о ° о 14

Расчет фазы второй точки производится аналогично, только дополнительно принимается во внимание то, что

14 периодов внутреннего генератора сохраняют сигналу первоначальную фазу.

Тридцатый период равен 30=2 ° 14+2, следовательно

3 6

ДТ=t +2 — ° Т=t + — Т о 14 о î 14 o °

С учетом смещения до 11 отвода линии задержки получаем

1 6

ДТ =ДТ + 11 = t + — Т + 11о.

2 2 о 14 о

Результирующее перемещение фазы входного сигнала за время t равно

ДТ =ДТ -дТ = — Т + 5о

14 о

Подстановка полученных значений

Д Т и t в формулу (4) позволяет определить величину gf отклонения частоты от номинального значения.

Аналогичный расчет можно произвести применительно к заднему фронту входного сигнала, график изменения . фазы которого приведен в виде прямой

MN на фиг.3.

Устройство для измерения отклонения частоты от номинального значения работает следующим образом, Измерение отклонения частоты от номинального значения осуществляется на определенном отрезке времени t длительность которого определяется временем переполнения счетчика 20.

Период следования импульсов генератора 1 выбирается в соответствии с формулой (5).

Входной сигнал поступает на информационные входы D-триггеров регистра

3, на синхронизирующие входы которых поступают импульсы генератора 1 с отводов линии задержки 2, Регистр 3 фиксирует попадание какого-либо фронта входного сигнала между фронтами сигналов, формируемых на отводах линии задержки 2.

Для обеспечения фиксации состояния крайних триггеров регистра 3 анализируются элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 8, который формирует сигнал на выходе при противоположных значениях уровней входных сигналов, кроме того, на тригь герах 13 и 14 запоминается состояние крайних триггеров регистра 3 до их неравнозначности.

Если до несовпадения оба крайних триггера регистра 3 находились в единице, то отперт элемент И 9 и в триггер 13 записывается единица; если же крайние триггеры регистра 3 находились в нулевом состоянии, то отпирается элемент И 12 и единица записывается в триггер 14.

Следовательно, если триггер 13 находится в единичном состоянии и на выходе элемента ИСКЛЮЧА1ОЦЕЕ ИЛИ 8 единичный уровень сигнала, это значит, что зафиксирован фронт спада входного сигнала, а если в единичном состоянии находится триггер 14, то фиксируется фронт нарастания входного сигнала.

При срабатывании элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 через элемент И 15 осуществляется запись информации в регистр 4, за счет чего фиксируется состояние регистра 3 в момент нахождения одного иэ фронтов входного сигнала между фронтами сигналов, поступивших с отводов линии задержки 2. Состояние триггеров регистра 4 анализируется сумматором 5 количества единиц (кото-рый может быть выполнен, например, на базе микросхем ПЗУ типа К 556PT7).

Сумматор формирует на выходе двоичный код, значение которого равно количеству единиц в регистре 4.

Сумма единиц в регистре 4 необходима для определения коэффициента при величине

Счетчик 20 подсчитывает и оцифряет количество периодов генератора

При переполнении счетчика 20 триггер

18 устанавливается в единичное состояние и устройство отрабатывает результирующее значение отклонения частоты от номинального значения Hà определеннам отрезке времени.

1311027

5 !

О

При нахождении триггера !8 в нулевом состоянии в момент срабатывания элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 отпираются элементы И 16 и 17 и триггеры 22 и 23 устанавливаются в единичное состояние в зависимости от того, какой из триггеров 13 или 14 находится в единичном состоянии.

Триггер 22 запускает блок 6 вь!числителей, который осуществляет расчет величины отклонения частоты от номинального значения по перемещению фазы фронта спада входного сигнала, а триггер 23 запускает блок 7 йычислителей, который рассчитывает ту же величину по перемещению фазы фронта нарастания входного сигнала„

Блоки 6 и 7 вычислителей имеют одинаковую структуру и работают аналогично.

При поступлении на первый вход блока вычислителей сигнала запуска начинает работать распределитель 30 импульсов (фиг.2), на вход которого поступает тактовая частота с второго входа блока вычислителей, подключенного к выходу генератора

Сдвиговый регистр 33, входящий в состав распределителя 30 импульсов, формирует сдвинутые во времени импульсы на своих выводах. Импульсом начального сброса с пятого входа блока вычислителей через третий вход распределителя 30 импульсов триггер

37 переключается в нулевое состояние, в результате чего первый импульс со сдвигового регистра 33 проходит через элемент И 35 на синхронизирующий вход регистра 3!.2, через информационные входы которого в регистр, записывается код номера периода генератора 1 с выхода счетчика 20 и сумма количества единиц с выхода регистра 4.

Далее сдвиговый регистр 33 форми- рует импульс на втором выходе, который через пятый выход распределителя и третий выход блока вычислителей поступает на входы установки в ноль триггеров 22 или 23, один из которых (по потенциалу которого был запущен блок вычислителей) переключается в нулевое состояние.

Таким образом, в результате первого срабатывания элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 в регистр 3!.2 блока вычислителей записываются параметры первого пересечения фронта входного сигнала и фронтов сигналов с выводов линии 2 задержки °

При повторном за время счета счетчика 20 срабатывании элемента ИСКЛЮЧА1СЩЕЕ ИЛИ 8 и запуске на расчет этого же блока вычислителей триггер. 37 находится в единичном состоянии. При этом первый импульс со сдвигового регистра 33 проходит через элемент

И 34 на синхровход регистра 31,1.

В этот регистр производится запись параметров второго и каждого последующего пересечений фронта входного сигнала с фронтами сигналов с отводов линии 2 задержки, а именно номер периода генератора 1 и сумма количества единиц регистра 4.

Информация, записанная в регистры

31.1 и 31.2, используется для расчета величины отклонения частоты от номинального значения ЬЙ.

Результат этого расчета считывается из функционального ПЗУ 32, в которое предварительно записываются результаты расчета для возможных исходных данных, которые для этого ПЗУ являются адресами, т,е. содержимое регистров 31.1 и 31.2 есть адреса ячеек ПЗУ 32, в которых записаны результаты расчета величин pf по данным номеров периодов и количеству пересеченных сигналов с линии 2 задержки.

Сигналом с. выхода элемента И 34 в единичное состояние устанавливается триггер 38, который формирует сигнал

"Выбор кристалла" на функциональное

ПЗУ 32. Импульс с второго вывода сдвигового регистра 33 через элемент

И 39.поступает через четвертый выход распределителя 30 и второй выход блока вычислителей, а также элемент ИЛИ

26 на запускающий вход накапливающего сумматора 24 и на счетный вход счетчика 25. При этом каждый результат расчета,$ f суммируется на накапливающем сумматоре 24 с предыдущими результатами, а счетчик 25 подсчитывает количество таких суммирований.

При переполнении счетчика 20 триггер 18 переключается в единичное состояние, при котором запираются элементы И 16 и 17, запрещая установку в единичное состояние триггеров 22 и 23.

По окончании расчета в блоке вычислителей переключается в нулевое состояние соответствующий триггер 22

1311027 12 или 23, в результате чего элемент И

29 отпирается и запускается регистр

28 сдвига. Импульсом с первого вывода регистра 28 сдвига срабатывает блок 27 деления, который осуществляет деление содержимого накапливающего сумматора 24 на содержимое счетчика

25, т.е. осуществляется усреднение результатов расчета путем их суммирования и деления на количество произведенных расчетов.

Блок 27 деления может быть выполнен на ПЗУ, причем выходы накапливающего сумматора 24 счетчика 25 являются адресными входами ПЗУ, а управляющий сигнал регистра сдвига 28 входом "Выбора кристалла".

Импульс со второго вывода регистра сдвига 28 обнуляет накапливающий сумматор 24 и счетчик 25, а также устанавливает в нулевое состояние триггер 18 устройства и триггер 3 распределителя 30.

При этом устройство оказывается в исходном состоянии и готово для осуществления дальнейших измерений.

Формула изобретения

Устройство для измерения от.клонения частоты от номинального значения, содержащее первый элемент И, выход которого соединен со счетным входом первого счетчика, о т л и— ч а ю щ е е с я тем, что, с целью расширения динамического диапазона измеряемых частот, в нега дополнительно введены генератор импульсов, секционированная линия задержки, два регистра, два сумматора, два блока вычислителей, элемент ЙСКЛЮЧАЮЩЕЕ ИЛИ, шесть элементов И, три элемента НЕ, пять триггеров, счетчик, элемент ИЛИ, блок деления, регистр сдвига, выход генератора импульсов соединен с первыми входами первого и второго элементов И, тактовыми входами первого, второго, третьего и четвертого триггеров, с вторыми входами первого и второго блоков вычислителей, с тактовым входом первого регистра сдвига и входом секционированной линии задержки, выводы секций которой подключены к тактовым входам триггеров регистра, информационные D-входы кото- .рых соединены между собой и подключены к входной шине устройства, а прямые .,выходы соединены с информационными входами второго регистра, информационные выходы которого подключены к информационным входам первого сумматора вход CS которого соединен с шиной уровня логического нуля, а информационные выходы подключены к группе четвертых входов первого и второго блоков вычислителей, причем прямой выход первого триггера первого ре0 гистра соединен с первыми входами элемента ИСКЛ10ЧАЮЩЕЕ ИЛИ, третьего элемента И и входом первого элемента

НЕ, а прямой выход последнего триггера первого регистра подключен к вторым входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третьего элемента И и входу второго элемента НЕ, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом второго элемента И и первыми входами четвертого и пятого элементов И, а

:выход второго элемента И подключен к тактовому входу второго регистра, выход третьего элемента И соединен с.

D-входами первого триггера, прямой выход которого подключен к второму входу четвертого элемента И, выходы первого и второго элементов НЕ соединены соответственно с первым и вторым

30 входами шестого элемента И выход коУ торого подключен к D-входу второго триггера, прямой выход которого соединен с вторым входом пятого элемента И, третьи входы четвертого и пятого элементов И подключены к второму входу

35 первого элемента И иинверсному выходу пятого триггера, D- и С-входы которого соединены с выходом третьего эле-.. ( мента НЕ, вход которого подключен к выходу старшего разряда первого счетчика, информационные выходы которого соединены с третьей группой входов первого и второго блоков вычислителей, третьи выходы первого и второго блоков вычислителей подключены к входам установки в "0" соответственно третьего и четвертого триггеров, D-входы которых соединены с выходами соответственно четвертого и пятого элементов И, прямые выходы третьего и

50 четвертого триггеров подключены к первым входам соответственно первого и второго блоков вычислителей, а инверсные выходы третьего и четвертого

55 триггеров соединены соответственно с первым и вторым входами шестого элемента И, третий вход которого подклю.— чен к прямому выходу пятого триггера, а выход шестого элемента И соединен! з!)о с входом обнуления регистра сдвига,первый выход которого подключен к входу С$ блока деления, а второй соединен с входом установки в ноль пятого триггера, входами обнуления второго сумматора и второго счетчика и пятыми входами первого и второго блоков вычислителей, первые группы выходов которого соединены с информационными входами второго сумматора, тактовый вход которого соединен .со счетным входом второго счетчика и выходом элемента ИЛИ, входы которого подключены к вторым выходам первого и второго блоков вычислителей, информационные выходы второго сумматора соеди-. нены с первой группой входов блока деления, вторая группа информационных входов которого подключена к информационным выходам второго счетчи- 20 ка, а выходы блока деления являются выходами устройства, 2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок вычис- 25 лителей содержит распределитель импульсов, два регистра и функциональное ПЗУ, причем первый и второй входы распределителя импульсов соединены с первым и вторым входами блока вы- 30 числителей, пятый вход которого подключен к третьему входу распределителя, первый и второй выходы которого соединейы с тактовыми входами соответственно пятого и шестого регистров д5 информационные выходы которых подключены к информационным входам функционального ПЗУ, вход С$ которого соединен с третьим выходом распределителя, а выходы подключены к первой группе 40 выходов блока вычислителей, четвер27 !4 тый и пятый выходы распределителя соединены соответственно с вторым и третьим выходами блока вычислителей, третья группа входов которого подключена к первым группам входов пятого и шестого регистров, вторые группы входов которых соединены с четвертой группой входов блока вычислителей.

3. Устройство по п.l о т л и— ч а ю щ е е с я тем, что в состав распределителя входят регистр сдвига, элемент НЕ, два триггера и три зле мента НЕ, причем вход обнуления регистра сдвига соединен с первым входом распределителя, второй вход которого подключен к тактовому входу регистра сдвига, первый выход которого соединен с первыми входами восьмого и девятого элементов И и через четвертый элемент НЕ с тактовым и информационным входами шестого триггера, прямой и инверсный выходы которого подключены к вторым входам соответственно восьмого и девятого элементов И, выходы которых соединены с вторым и первым выходами распределителя, а выход восьмого элемента И подключен к единичному входу седьмого триггера, инверсный выход которого соединен с третьим выходом распределителя, четвертый выход которого подключен к выходу десятого элемента И, первый и ,второй входы которого соединены соответственно с прямым выходом шестоготриггера и вторым выходом регистра сдвига, третий выход которого подключен к входу установки в "0" седьмого триггера и пятому выходу распределителя, третий вход которого соединен с входом установки в "О" шестого триггера.

1311027

1311027

Составитель Ю.Шишкин

Техред И.Ходанич Корректор М.Пожо

Редактор М.Циткина

Заказ 1903/56

Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35„ Раушская наб,, д„ 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4