Устройство для сопряжения двух эвм

Устройство для сопряжения двух эвм

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при проектировании многомашинных иерархических вычислительных систем. Целью изобретения является расширение функциональных возможностей за счет обеспечения возможности обмена информацией между разнотипными ЭВМ. Устройство содержит блок управления, четыре коммутатора, пять блоков согласования сигналов, два дешифратора готовности, два регистра состояния , два регистра данных, четыре регистра адреса вектора прерывания, две группы элементов И, два элемента ИЛИ. Устройство обеспечивает сопряжение разнотипных магистралей, работает в режимах приостановки и запуска и обеспечивает контроль правильности передаваемой информации. 1 3. п. ф-лы, 2 ил. со ьо СП со N3

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sg 4 G 06 F 13/24

ЗС1 .г

tl 1 РМ 3ТЩА

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4013575/24-24 (22) 14.01.86 (46) 23.05.87. Бюл. № 19 (72) Е. В. Блажеевич, Ю. В. Терпугов и О. В. Летнев (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 1013938, кл. G 06 F 13/14, 1983.

Авторское свидетельство СССР № 1111147, кл. G 06 F 13/38, 1984. (54) УСТРОЙСТВО ДЛЯ СОПРЯ)КЕНИЯ ДВУХ ЭВМ (57) Изобретение относится к вычислительной технике и может быть использовано при проектировании многомашинных иерар„„SU„„1312592 А1 хических вычислительных систем. Целью изобретения является расширение функциональных возможностей за счет обеспечения возможности обмена информацией между разнотипными ЭВМ. Устройство содержит блок управления, четыре коммутатора, пять блоков согласования сигналов, два дешифратора готовности, два регистра состояния, два регистра данных, четыре регистра адреса вектора прерывания, две группы элементов И, два элемента ИЛИ. Устройство обеспечивает сопряжение разнотипных магистралей, работает в режимах приостановки и запуска и обеспечивает контроль правильности передаваемой информации.

1 3. п. ф-лы, 2 ил.

13!2592

Изобретение относится к вы !ислительной технике и может бьгп. использовано при проектировании многомашинных иерархических вычислительных систем.

1!ель изобретения расширение функциональных возможностей за счет обеспечения возможности обмена информацией между разнотиппыми ЭВМ.

На фиг. 1 приведена схема устройства; на фиг. 2 схема блока управления.

Устройство содержит блоки 1 — 5 соглаcof«fIff

Регистр !2 состояния содер)кит триггеры разрешения прерывания 26, готовности 27, режима 28, остановки 29 и ошибки 30.

Регистр 13 состояния содержит триггеры разрешения прерывания 31, готовности 32, режима 33, запросы обслуживания 34 и ошибки 35.

Блок 23 управления имеет входы 36 — 45 логического условия и группы входов 46 — 49 логических условий, группы выходов 50, 5! логических условий, выходы 52--55, шины 56 и 57 первой и второй ЭВМ, регистры 58 и 59 прерывания, дешифраторы 60 и 61 сигналов ответа и дешифраторы 62 и 63 адреса.

Устройство работает следующим образом, В первоначальный момент времени все последовательностные элементы устройства приводятся в исходное состояние (цепи обнуления условно не показаны).

Сигнал от первой ЭВМ, подключенной, например, к магистрали 56, устанавливает в единичное состояние триггер 33 режима регистра 13 состояния, сообщая о своей готовности к приему информации: начальном адресе и объеме передаваемого или принимаемого массива данных.

Сигнал с выхода триггера 33 режима поступает в дешифратор 24 готовности и устанавливает в единичное состояние триггер 27 готовности регистра 12 состояния, которое может быть считано в магистраль 57 через коммутатор 6.

При поступлении от второй ЭВМ сигнала разрешения прерывания через магистраль 57 триггер 26 разрешения прерывания в регистре 12 состояния устанавливается в единичное состояние. Наличие двух условий: единичное состояние триггеров готовности и разрешения прерывания, вызывает формирование в регистре 58 прерывания сигнала ЭП, который через блок 1 согласования поступает в магистраль 57. Получив сигнал ЭП, вторая ЭВМ выставляет ответный сигнал РП, который через блок 1 согласования поступзет 13 блок управления 11 ">1>lзывает формирование сип!алов ВН,;11), !.Р в регистре прерывания, а также сигналом с выхода 53 стробирует выдачу вектора прерывания, храня!цегося в регистре 19 адреса вектора прерывания, в магистраль 57 через коммутатор 7. При переходе на выполнение подпрограммы обработки прерывания вторая ЭВМ выставляет на линии магистрали 57 код адреса регистра 14 данных, поступа)ощий на вход 46 блока 23 управления через блок 2 согласования.

10 Выдача кода адреса регистра данных сопровождается сигналами синхронизации С3 выбора операции УО и У1, которые поступают на группу входов 48 блока 23 управления через блок согласования и передаются на входы дешифратора 60 сигналов ответа для формирования сигнала синхронизации СИ, поступающего в шину 57 через блок 1 согласования.

Сигналы выбора операции УО и У! постуf13foT на входы дешифратора адреса одновременно с сигна.!ами на входе 46. Сигнал,сформированный Ifd выходе 52 блока 23 управления, стробируci прием информации из магистрали 57 в регистр 14 данных через блок 3 согласования. Одновременно сигнал с выхода 52 поступает в дешифратор 25 готовности„в котором уже хранится информация об установленном в единичное состояние триггере 33 режима регистра 13 состояния. Наличие этих двух условий вызывает установку в единичное состояние триггера 32 гоговности в регистре 13 состояния, которое может быть считано в шипу 56 через коммутатор 8.

При поступлении от первой ЭВМ, подключенной к магистрали 56, сигнала разреи!ения прерывания триггер 31 разрешения прерывания в регист)е 13 состояния устаЗэ !!авливается в единичное состояние.

Наличие двух условий: единичное состоя-!!ие триггеров готовности и разрешения прерывания, вызывает формирование сигнала ТП в р .ãèñòðå 59 прерывания, который

4Q через блок 4 -огласования поступает в магистраль )6. Первая ЭВМ формирует ответный сигнал ПП, который через блок 4 согласования поступает на групп Bxo,fîâ 49 блока 23 управления.

Сигнал ПП поступает HB Bxo;f дешифратора 61, в котором формируется сигнал синхронизации СП, выдаваемый на о !ин из группы выходов 50 блока управления. Этот сигнал поступает на !пину 56 через блок 4 согласования. Одновременно сигнал ПП поступает на вход регистра 59 прерывания, в котором формируется сигнал, поступающий на выход 54 блока управления и стробирующий выдачу вектора прерывания, хранящегося в регистре 22 адреса вектора прерывания, в магистраль 56 через комму,-н гатор 9.

При переходе на выполнение подпрограм»!м! обработки и!)срыва,1ия !Ic »>:>я ЭВМ вl>1ста вл яет на,l HI! f! 1 . Il 1>I I>f 5!) кО l;1,!реi d

312592

Формула ггзобг)етег<гг г

35

55 регистра данных, поступающий на вход 47 блока 23 управления через блок 5 согласования. Выдача кода адреса регистра данных сопровождается сигналом синхронизации СА и сигналами выбора направления передачи информации ВВ и Выв, которые поступают на группу входов 49 блока управления через блок 1 согласования и передаются на входы дешифратора 61 сигналов ответа для формирования сигнала синхронизации СП, поступающего на шину 56 через блок 4 согласования.

Сигналы выбора направления передачи информации поступают на входы дешифратора 63 адреса одновременно с сигналами на входе 47 и формируют на выходе 55 блока управления сигнал, открывающий ключи группы элементов И 11 для выдачи информации из регистра 14 данных на магистраль 56. Си пгал с выхода 55 поступает на вход дешифратора 24 готовности и устанавливает в единичное состояние триггер 27 готовности в регистре 12 состояния. Передача последующей информации из одной магистрали в другую происходит аналогично описанному и может быть организована программно или по прерыванию.

Последнее слова (байт) представляет собой контрольную сумму переданного массива.

ЭВМ, принимающая информацию, сравнивает ее с просчитанной контрольной суммой полученного массива и, в случае несовпадения контрольных сумм, устанавливает триггер ошибки в своем регистре состояния, что приводит к возникновению немаскируемого прерывания, поступающего в

ЭВМ-источник, и прерыванию дальнейшего заведомо ошибочного обмена информацией между ЭВМ.

Адреса подпрограмм обслуживания ошибочных ситуаций формируются в регистрах

20 и 21 адресов векторов прерывания для

ЭВМ, подключенных к магистралям 57 и 56 соответственно. Введение в регистр 12 состояния триггера 29 остановки позволяет расширить функциональные возможности устройства за счет обеспечения режимов приостановки обмена информацией по двум магистралям и запуска на выполнение программы с любого адреса.

Установка в единичное состояние триггера 29 останова вызывает немаскируемое прерывание в ЭВМ, подключенной к магистрали 56, по адресу, сформированному в регистре 21.

Триггер 34 запро<.а обслуживания, входящий в состав регистра 13 состояния, пред«азнячен, ля передачи инициативы в орга««за!1ии режимов обмена информацией ЭВМ, .1; <к .*,O«eIIIIOII к магистрз,.и 57. сгяновка в единичное состо» <1: р))гге, я 3! япроса обслужпва!)ия, выз:-..; .; «рер) II) III«< )ъ, ЬМ. 1!Одклю«еннo!1 к »я) i . "Г

Л!) r./,, :,,1 < 1ЯЕ VCTB HOB. I(11! l )i О С 11 i

)н)«.ост ))!1«<е триггера 26 ря;i)"„". ;, рывания, входящего в состав регистра 12 с<)стоян!1я, Ilo адресу, сформированному в репгстре 19 адреса вектора прерывания.

1. Устройство для co)lps»I:åíè), двух

ЭВМ, сод< ржащее четыре блока г<)гласования сигналов, четыре коммутатора, два регистра данных, четыре регистра адреса вектора прерывания, две группы элементов И, блок управления, два регистра состояния, каждый из которых содержит триггер разрешения прерывания, триггер готовности, триггер режима. причем группа информационных входов- )ь)ходов первого блока согласования сип!алов образует группу входовв:.!ходов устройства для подключения к первои группе управляющих входов-выходов первой ЭВМ, группа информационных входов-выходов первого коммутатора образует груп .у входов-выходов устройства для подклю еl «ÿ к второй группе управляющих входо:1-выходов первой ЭВМ, выходы элемсп гoB И первой группы образук)т группу вь ходов устройства для подключения к группе информационных входов первой ЭВМ, группа информационных входов второго блока согласования сигналов образует группу входов устройства для подключения к группс информационных выходов первой ЭВМ, группа информационных выходов второго коммутатора образует группу выходов устройства для подключения к группе адресных входов первой ЭВМ, группа информационных Входов-выходов третьего блока согласования сигналов образует группу входов-выходов устроиства для подключения к перво«группе управляющих входов-выходов в-.орой

ЭВМ, группа информационных входов-выходов третьего коммутатора образует группу входов-выходов устройства для Оодклк)чения к второй группе управляющих входов-выходов второй ЭВМ, группа информационных входов четвертого блока согласования сипилов образует группу входов устройства для подключения к группе информяц«О«".;. x

BbIxAloB второй ЭВМ, выходы элеме));<)» 11 второй группы образуют гру!<ну Bl>lxo, О< стройствя для подключения к гр г!1:е <«i< Ормациопных входов второй 11) М, г! уп«з информационных выходов l< твертог< ь )м.", татора образует группу в ixo.,nB ), тройсгв» для подключения к перг<.«гр; пе 11 1ресных входов второй ЭБМ, 1)р«агом r: уппы информационных вх< .,Ов «111,)хо..«)il «ервого и третьего блоков соглясО)пll «:- с«r-

li;1 1оВ соединены с II<. ðBI.ël«11 втори)м«груп-!

1, 1ч<1 i< "О 1ОВ 11 BBIxoДОВ лог!1 1<. скОГ<) ) <. .1<)в«51

)локя гр: .;.". ««я oîoòâoT<. òBollllo, первый

«;:; <)! «а,1;О,i l l кО горого с,)< д«11 1111 с

).ход,)м!1 первого «третьего ,<)" ) < ."ветствен«О. с 1!Орвым«

13

3 входами элементов И первой и второй г,vtl!! соответственно, синхров.(одом второго б,.(ок.: согласования сигналов и синхровходом и(;— ного регистра данных соответственно, первый информационный выход первого коммутатора соединен с синхровходом триггера раз решения прерывания первого регистра состояния, выход которого соединен с !«рным информационным входом первого комх!утitтора и первым входом логического условия блока управления, второй вход логического условия которого соединен с вторым информационным входом первого коммутатора, выходом триггера готовности первого регистра состояния и с информационным входом первого регистра адреса вектора прерывания, выход которого соединен с первым информационным входом второго коммутатора, управляющий вход которого соединен с третьим выходом блока управления, четвертый выход которого соединен с управляющим входом четвертого коммутатора, первый информяпионный вход которого соединен с выходом второго регистра адреса вектора прерывания, второй информационный выход первого коммутатора соединен с синхровходом триггера режима первого регистра состояния, выход которого соединен с третьим информационным входом первого коммутатора, третьим входом логического условия блока управления и первым информационным входом третьего коммутатора, первый информационный выход которого соединен с синхровходом триггера разрешения прерывания второго регистра состояния, выход которого соединен с вторым информационным входом третьего коммутатора и с четвертым входом логического условия блока управления, пяты" !;loгического условия которого соединен с четвертым информационным входом первого коммутатора, третьим информационным входом третьего коммутатора и с выходом триггера режима второго регистра состояния, синхровход которого соединен с вторым информационным выходом третьего коммутатора, четвертый информационный вход которого соединен с выходом триггера готовности второго регистра состояния и с (пестым входом логического условия блока управления, третья группа входоп логического условия которого соединена с группой информационных выходов второго блока согласования каналов и с группой информационных входов второго регистра даннь:.х, группа выходов которого соединена с вторыми входами элементов И второй группы, втopt>(е входы элементов И первой группы соединены с группой выходов первого регистра данных, группа информационных входов которого соединена с группой информационных выходов четвертого блока согласования сигналов, orëè((àþètååñÿ тем, что, с целью расширен!.я функциональных возможностей за счет обеспечения обмена ин12592

55 фо1.ма(сией "toжду разнотипнымч 3ВМ, в него внедс! ы lBB дсшифраrор;! готовности, двп эдеме! т;t ИЛИ, tttlть(й (!. ок согласона(!ия сн :.алов, в ttcðt ûtt рс! истр состояния вв(!(Bttû TpHI Ãe() з;.!tip(v, об(.1уживания и триггер (нпибки, а в второй регистр состояния введены триггер ooòàíîâêè и триггер ошибки, причем группа информационных входов пятого блока оглас(вания сигналов образует группу и. o t(ttt устройства для подключения к второй гру !!lie адресных выходов второи . эВМ, при э (ом группа информационных выходов пятого блока согласования сигналов соединена с четвертой группой входов логического условия блока управления, седьмой вход логического условия которого соединен с пятым информационным входом первого коммутатора, первым входом первого элемента ИЛИ и с выходом триггера ошибки второго регистра сос(оttttttH, синхровход которого соединен с третьим информационным выходом третьего коммутатора, пятый информационный вход которого соединен с информационным входом второго регистра адреса вектора прерывания с восьмым входом логического условия блока управления, и с выходом триггера ошибки первого регистра состояния, синхровход которого соединен с третьим информационным выходом первого коммутатора, шестой информационньш вход которого соединен с девятым входом логического условия блока управления, выходом триггера останова второго регистра состояния и с вторым входом первого элемента ИЛИ, выход которого соединен с информационным входом третьего регистра адреса вектора прерывания, выход которого соединен с вторым информационным входом второго t(oMM)òàтора, четвертый информационный выход первого коммутатора соединен с синхровходом три!.гера запроса обслуживания первого регистра состояния, выход которого соединен с седьмым информационным входом первого коммутатора, десятым входом логического условия блока уппавления, шестым информационным входом третьего коммутатора, первым входом второго элемента ИЛИ. выход которого соединен с информационным входом четвертого регистра адреса вектора прерывания, выход которого соединен с вторым информационным входом четвертого коммутатора, первый выход блока управления соединен с первыми информационными входами первого и второго дишифраторов готовности, вторые информационные входы которых соединены с вторым выходом блока управления, третьи и четвертые информационные входы первого и второго дешифраторов готовности соединены с выходами триггеров режима первого и второго регистров состояния соответственно, выходы первого и второго дешифраторов готовности соединены с синхровходами триггеров готовности первого и второго регистров состоя1312592 ния соответственно, второй вход второго элемента ИЛИ соединен с выходом триггера готовности второго регистра состояния.

2. Устройство по п. 1, отличающееся тем, что блок управления содержит два регистра прерывания, два дешифратора сигналов ответа, два дешифратора адреса, причем первый, второй, третий и четвертый информационные входы первого регистра прерывания являются четвертым, шестым, седьмым и девятым входами логического условия блока управления, первый информационный выход первого регистра прерывания является четвертым выходом блока управления, второй, третий, четвертый и пятый информационные выходы первого регистра прерывания и выход первого дешифратора сигналов ответа образуют вторую группу выходов логического условия блока управления, первый, второй, третий информационные входы первого дешифратора сигналов ответа и пятый информационный вход первого регистра прерывания образуют вторую группу входов блока управления, группа информационных входов первого дешифратора адреса образует четвертую группу входов логического условия блока управления, первые выходы второго и первого дешифраторов адреса являются первым и вторым выходами блока управления соответственно, первый информационный выход второго регистра прерывания является третьим выходом блока управления, первый, второй, третий информационные входы второго регистра прерывания являются первым, вторым, восп мым Входами логического условия блок» управления, второй информационный выход второго регистра прорыва) пя и выход второго дешифратора си гп алов ответа образуют первую груlill) выходов логического условия блока управления, первый, второй, третий информационные входы второго дешифратора сигналов ответа и первый информационный вход второго дешифратора адре10 са образуют первую группу входов логического условия блока управления, группа информационных входов второго дешифратора адреса образует третью группу входов логического условия блока управления, при

15 этом в блоке управления шестой и седьмой информационные входы первого регистра прерывания соединены с четвертым и пятым информационными входами второго регистра прерывания соответственно, шестой информационный вход которого соединен с

2О первым информационным входом второго дешифратора сигналов ответа, второй и третий информационные входы которого соединены с вторым и третьим информационными входами второго дешифратора адреса, второй вход которого соединен с управ2 ляющим входом второго дешифратора сигналов ответа, второй выход первого дешифратора адреса соединен с управляющим входом первого дешифратора сигналов ответа, первый и второй информационные входы которого соединены с первым и вторым информационными входами первого дешифратора адреса соответственно.

J ) 25<)9

1312592

Составитель С Г!естман

Редактор H. Гунько Техред И. Вереc K(3pf)l I зор: ()оруцар

Заказ f844/48 Тираж 673 !одиисll:Ie

ВНИИПИ Государственного комитета СССР ио дела» изосрет нии и < т рь1ти!!

1!3035, Москва, Ж вЂ” 35, Рауп ская нао.. л. 4,5

Производственно-иолиграфнческое предпрингие.: Ужгород, x.t. !роектная, !