Устройство для генерирования цифровых сигналов

Устройство для генерирования цифровых сигналов

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) ОПИСАНИЕ ИЗОБРЕТ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCKOIVIY СВИДЕТЕЛЬСТВУ (21) 3965057/24-24 (22) 14.10.85 (46) 30.05.87. Бюл. ¹ 20 (72 ) В.А.Кушнаренко, С.M.ËèãèíoB и А.В.Чернориэ (53) 681.3(088.8) (56) Авторское свидетельство СССР

:¹ 763879, кл. G 06 F 1/02, 1977.

Патент США № 4404644, кл. G 06 F 1/02, 1983. (54) УСТРОЙСТВО ДЛЯ ГЕНЕРИРОВАНИЯ

ЦИФРОВЫХ СИГНАЛОВ (57) Изобретение относится к области вычислительной техники и может быть использовано для формирования сигналов, представленных в цифровой форме, предназначенных для исследования характеристик автоматизированных информационно-измерительных систем.

Целью изобретения является расширение функциональных возможностей за счет формирования импульсов с программируемой длительностью и периодом. Отличительной особенностью устройства является воэможность формирования последовательности видоизменяющихся реализаций сигнала, вос-! производящих динамику имитируемого или моделируемого процесса. Поставленная цель достигается введением второго счетчика 4, сумматора 5, второго блока 7 памяти, умножителя 8.

3 ил.

1314324

Изобретение относится к автоматике и вычислительной технике и может быть использовано для формирования сигналов, представленных в цифровой форме, предназначенных для отладки, контроля и исследования характеристик автоматизированных информационно-измерительных систем, систем обработки информации и автоматизированных систем контроля, Целью изобретения является расширение функциональных возможностей за счет формирования импульсов с программируемой длительностью и периодом..

На фиг.l изображена структурная схема предлагаемого устройства; на фиг.2 — временная диаграмма выходных сигналов первого и второго блоков памяти в последовательных циклах; на фиг.3 — то же, устройства для информации в блоках памяти.

Устройство содержит генератор тактовых импульсов, делитель 2 частоты, счетчики 3 и 4, сумматор 5, блоки б и- 7 памяти, умножитель 8, регистр 9, информационные выходы 10 устройства, выходы ll первого блока

6 памяти, выходы 12 второго блока 7 памяти.

Устройство работает следующим образом.

В первом блоке б памяти, имеющем

М ячеек, и во втором блоке 7 памяти, имеющем N ячеек, записаны последовательности цифровых кодов (характеризующие, например, значения амплитуд сигнала в дискретные моменты времени), которые считываются в процессе работы устройства и используются для формирования реализаций выходного сигнала. Выходной сигнал устройства представлен в цифровой форме, причем каждое из его значений получается перемножением кода последовательности, выбираемой из первого блока 6 памяти и кода последова— тельности, выбираемой из второго блока 7 памяти.

Выбор последовательности из первого блока 6 памяти осуществляет счетчик 3, имеющий модуль пересчета M. По мере поступления на его счетный вход периодической последовательности импульсов, вырабатываемой генератором 1 тактовых импульсов, счетчик 3 формирует адреса ячеек первого блока 6 памяти, содержимое которых при этом поступает в виде периодической последовательности цифровых кодов на входы умножителя

8. Период Т, последовательности (цикл формирования одной реализации) равен длительности цикла опроса M ячеек первого блока 6 памяти

Тц,= MTÎУ (l) где Т вЂ” период следования импульсов.

Одновременно с выбором последовательности кодов из первого блока 6 памяти осуществляется также выбор данных из второго блока 7 памяти, длительность Тц цикла опроса N ячеек которого равна Т ц!)

Т„= Т, = Тц, (2)

Адреса ячеек второго блока 7 памяти формируются сумматором 5, осуществляющим сложение по модулю N кода, поступающего на его первые вхо25 ды с выходов счетчика 3, с значением, поступающим на его вторые входы с выходов счетчика 4, имеющего модуль пересчета N.

Импульсы, наращнвающие счетчик 4, поступают на его счетный вход от генератора 1 тактовых импульсов через делитель 2 частоты, коэффициент деления К которого удовлетворяет условию (3) 35

К=kM, где k = 1„ 2, 3...; т.е. период поступления импульсов на счетный вход счетчика 4 относится к Тц как I, 2, 3.... О При выполнении условия (3) длительность цикла опроса N ячеек второго блока 7 памяти определяется только периодом смены кодов на первых входах сумматора 5, который может быть

45 увеличен с целью выполнения условия (2) отключением одного или нескольких выходов, соответствующих младшим разрядам счетчика 3, от входов сумматора 5. Это дает соотношение для выбо>О ра величин M и М

2 м,е (4) где 3 = О, 1, 2, 3 ... — количество отключенных от входов сумматора 5

5 выходов счетчика 3.

Значение кода на вторых входах сумматора 5 определяет временное смешение выбираемой из второго блока

3 13143

7 памяти последовательности относительно периодов последовательности, выбираемой из первого блока 6 памяти. Величина смешения изменяется периодически от 0 до Тц по мере поступления на счетный вход счетчика 4 импульсов с выхода делителя 2 частоты, поступающих через интервал времени Т К.

Коды, выбираемые из ячеек второго 10 блока 7 памяти, поступают на вторые входы умножителя 8, которые перемножаются с кодами последовательности, выбираемой из первого блока 6 памяти.

Результирующий код подается на ин- формационные входы регистра 9, который под воздействием импульсов на его синхровход принимает этот код (по заднему фронту импульсов) и выдает его на выходы 10 устройства. 20

Выходные сигналы с выходов 10 устройства представляют собой последовательность реализаций длительностью

Т каждая. Период повторения последовательности реализаций составляет

Тг = И k Тц, Прбцесс формирования выходного сигнала устройства с момента времени t в восьми циклах иллюстрируют диаграммы на фиг.2 и 3.

На фиг.2 приведены значения кода .на выходах 11 первого блока 6 памяти (И=32) при изменении по каждому тактовому импульсу (по его заднему фронту) состояния счетчика 3 и на выходе

l2 второго блока 7 памяти (И=8) для восьми циклов, соответствующих изменению состояния счетчика 4 от 0 до 7.40

При этом информация на выходах 11 первого блока 6 памяти для всех циклов повторяется. Информация с выходов 12 второго блока 7 памяти изменяется при k=1 в каждой цикле. 45

Смешение определяется состоянием счетчика 4 и значением 1 (фиг.2, б для (=2). Выходной сигнал второго блока 7 памяти на фиг.2 представлен одноразрядным. кодом, который

50 в таком случае определяет временную структуру выходного сигнала устройства. Умножитель при этом вырождается в блок элементов И. Последовательность реализаций выходного сигнала устройства приведена на фиг.3.

Значение параметра выходного сигнала (амплитуды) при фиксированном

24 4 значении другого параметра (т.е. в фиксированный момент времени в цикле) повторяет структуру, заданную информацией второго блока 7 памяти, причем изменения сигнала для различных значений второго параметра происходят не в одном цикле, что дополнительно расширяет возможности устройства, позволяя формировать псевдослучайный поток с заданной интенсивностью событий (изменений выходного сигнала) °

Повторение последовательности реализаций произойдет по истечении времени Т .

Если во втором блоке 7 памяти содержится многоразрядная информация, то она определяет закон изменения сигнала для каждого фиксированного значения второго параметра.

Формула и з о б р е т е н и я

Устройство для генерирования цифровых сигналов, содержащее генератор тактовых импульсов, первый счетчик, первый блок памяти, регистр, причем группа разрядных выходов первого счетчика соединена с группой адресных входов первого блока памяти, выходы регистра являются информационными выходами устройства, о т л и ч а ю ц е е с я тем, что, с целью расширения функциональных воз можностей за счет формирования импульсов с программируемой длительностью и периодом, в устройство введены делитель частоты, второй счетчик, сумматор, второй блок памяти и умножитель, причем выход генератора тактовых импульсов соединен с входом делителя частоты, с синхровходом регистра и со счетным входом первого счетчика, группа разрядных выходов которого соединена с первой группой информационных входов сумматора, вторая группа информационных входов которого соединена с группой выходов второго счетчика, счетный вход

1 которого соединен с выходом делителя частоты, группа выходов сумматора соединена с группой адресных входов второго блока памяти, группа выходов которого соединена с первой группой информационных входов умножителя, вторая группа информационных входов которого соединена с груп 1314324 6 с группой информационных входов регистра. пой выходов первого блока памяти, группа выходов умножителя соединена

Яиц

lt и 4Яу

Тр t-ьщ

Ту чае. Р

-ар% е !Щ

И,И 32

-tg-ф

Редактор И.Середа

Заказ 2214/49 Тираж 673 Подписное

ЗНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4 и (gu i)

Q (gunner) (garrn3) 12 1 (11икР6 (gunn 7)

12 (1(ик118) „0! о < (ЦикЛ1) 1д (финл 4

10 I (gurrn8f кИ (au ) э (a 4

10 ки (guying

N3 (цил

„7 ЮОЮ (4Ъюф

Составитель Н.Торопова

Техред M.Ходанич. Корректор И. Гулла

tt"

5 ъ-щ

Ф-Фе-3Ъ

Тр

Ф Ь.Щ

Уе