Дифференциальный усилитель

Дифференциальный усилитель

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике . Цель изобретения - повышение надежности работы при перегрузке входным сигналом. Дифференциальный усилитель содержит входной дифференциальный каскад 1, состоящий из транзисторов (Т) 5 и 6, выходной двухтактный каскад 2, состоящий из Т 10 и 11, резисторов 12 и 13 и двухполюсника 14 смещения, управляемый генератор 3 тока, состоящий из входного Т 15 в диодном включении и выходного Т 16, отражатель 4 тока,состоящий из входного Т 17 в диодном включении и выходного Т 18, несимметричную нагрузку 7, состоящую из Т 8 и 9,и нагрузку 19. При задании тока для каскада 1 одновременно с увеличением коэффициента усиления при высоких , скоростях нарастания усиливаемого сигнала происходит повыщение надежности работы дифференциального усилителя при перегрузке входным сигналом . Т.е. при достижении входным сигналом такой амплитуды, при которой каскад 2 окажется в насыщении, ток каскада 1 увеличится только на величину выходного напряжения дифференциального усилителя, разделенного на сопротивление нагрузки 19, т.е. будет иметь конечную величину, 1 ил. с Ё (Л со 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 H 03 F 3/45

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ с, - ", р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3939454/24-09 (2?„) 07.08,85 (46) 30.05.87,Бюл. 1Ф 20 (72) В.Т.Басий, В.С.Костырка, Ю.А.Медведев, В.А.Рыбынок, Ю.В.Сташкив и В.Я.Татарин (53) 621.375.024 (088.8) (56) Патент Великобритании

Ф 2068190, кл. Н 03 F 3/30, НЭТ, опублик. 05.08,81. (54) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ (57) Изобретение относится к электротехнике. Цель изобретения — повышение надежности работы при перегрузке входным сигналом. Дифференциальный усилитель содержит входной дифференциальный каскад 1, состоящий иэ транзисторов (Т) 5 и 6, выходной двухтактный каскад 2, состоящий из

Т 10 и 11, резисторов 12 и 13 и двухполюсника 14 смещения, управляемый

Л0„„1314440 А 1 генератор 3 тока, состоящий иэ входного Т 15 в диодном включении и выходного Т 1 6, отражатель 4 тока,состоящий иэ входного Т 17 в диодном включении и выходного Т 18, несимметричную нагрузку 7, состоящую из Т 8 и 9, и нагрузку 19. При задании тока для каскада 1 одновременно с увеличением коэффициента усиления при высоких. скоростях нарастания усиливаемого сигнала происходит повьппение надежности работы дифференциального усилителя при перегрузке входным сигналом. Т.е. при достижении входным сигналом такой амплитуды, при которой каскад 2 окажется в насыщении,, ток каскада 1 увеличится только на величину выходного напряжения дифференциального усилителя, разделенного на сопротивление нагрузки 19, т.е. будет иметь конечную величину, 1 ил, 1314440

Изобретение относится к электротехнике и может использоваться в усилительных устройствах с дифференциальным входом.

Цель изобретекия — повышение надежности работы при перегрузке входным сигналом.

На чертеже представлена принципиальная электрическая схема дифференциального усилителя.

Дифференциальный усилитель содержит входной дифференциальный каскад

1, выходной двухтактный каскад 2, управляемый генератор 3 тока, отражатель 4 тока, при этом входной дифференциальный каскад 1 содержит транзисторы 5 и 6, несимметричную нагрузку 7 на транзисторах 8 и 9; выходной двухтактный каскад 2 содержит транзисторы 10 и 11, резисторы 12 и 13, двухполюсник 14 смещения, управляемый генератор 3 тока содержит входной транзистор 15 в диодном включении, выходной транзистор 16; отражатель 4 тока содержит входной транзистор 1.7 в диодном включении, выходной транзистор 18, а также нагрузку 19.

Дифференциальный усилитель работает следующим образом.

В режиме покоя через эмиттеры транзисторов 10 и 11 протекает неко— торый начальныи ток, величина которого задается напряжением смещения двухполюсника 14 смещения, величиной напряжений база-эмиттерных переходов транзисторов 10 и 11 и номиналами резисторов 12 и 13, которые являются токозадающими. Этот начальный ток через отражатель 4 тока и управляемый генератор 3 задает ток покоя для входного дифференциального каскада 1. При этом часть тока управляемого генератора 3 протекает через транзистор 5, а другая часть — через транзистор 6. Коллекторный ток транзистора 6 поступает на управляющий вход несимметричной нагрузки 7.

Ток с выхода несимметричной нагрузки 7 проходит через двухпопюсник 14 смещения на коллектор транзистора 5.

В режиме покоя (емкостная) нагрузка

19 не потребляет ток.

Если на вход дифференциального усилителя поступает входной сигнал

U(t) со скоростью нарастания

av(t)

U = ------ — — то на его выходе nodt

55 лучается сигнал KU(t) co скоростью нарастания KU, где К вЂ” коэффициент усиления дифференциального усилителя> который задается цепью отрицательной обратной связи (на чертеже не показано). При этом емкость С н нагрузки 19 потребляет ток

КЧ.С = КС

aU(t) (1) н н °

Во время нарастания входного сигнала этот ток в емкость Ся поступает по цепи: резистор 12, эмиттер-коллектор транзистора 10, вход отражателя 4 тока, шина источника питания.

На выходе отражателя 4 тока получается ток такой же величины, который поступает на вход управляемого генератора 3 тока. С выхода последнего ток той же величины поступает на эмиттеры транзисторов 5 и 6 входного дифференциального каскада 1, увеличивая тем самым ток входного дифференциального каскада 1 на величину, пропорциональную положительнойполуволне производнойусиливаемого сигнала.

Во время спадания входного сигнала ток (1) с емкости С нагрузки

19 стекает по цепи: эмиттер-коллектор транзистора 11 вход управляемого генератора 3 тока, шина источника питания. На выходе управляемого генератора 3 тока формируется ток такой же величины, пропорциональный модулю производной усиливаемого сигнала, Таким образом, на выходе управляемого генератора 3 тока формируется ток, пропорциональный модулю производной по времени усиливаемого сигнала. При емкости С нагрузки 19, близкой к суммарной емкости база-коллекторных переходов транзисторов 10, !

1, 5 и 9, коэффициент пропорциональности передачи тока (1) во входной дифференциальный каскад 1 выбирается близким к единице, Если емкость С„ нагрузки 19 в п раз превышает указанную суммарную емкость база-коллекторных переходов транзисторов 10,11, 5 и 9, то коэффициент пропорциональности передачи тока (1) во входной дифференциальный каскад 1 выбирается

1 близким к --- ° Увеличение тока для и входкого дифференциального каскада 1 в размерах, пропорциональных модулю производной по времени усиливаемого сигнала, позволяет эффективнее моду1314440

Составитель И.Водяхина

Техред М.Ходанич

Редактор М.Дылын

Корректор С.Черни

Заказ 2218/54

Тираж 902

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4 лировать входному дифференциальному каскаду 1 совместно с несимметричной нагрузкой 7 база-коллекторные емкости транзисторов 10 и 11 при высоких скоростях нарастания усиливаемого 5 сигнала. Следовательно, коэффициент усиления входного дифференциального каскада I при высоких скоростях нарастания усиливаемого сигнала не падает.

При задании тока для входного диф — ференциального каскада 1 одновременно с увеличением коэффициента усиления при высоких скоростях нарастания усиливаемого сигнала происходит повышение надежности работы дифференци15 ального усилителя при перегрузке входным сигналом. Действительно, когда входной сигнал будет иметь такую амплитуду, при которой выходной двухтактный каскад 2 оказывается в насыщении, ток входного дифференциального каскада увеличивается только на величину выходного напряжения дифференциального усилителя разделенноВ

25 го на сопротивление нагрузки 19, т.е. имеет конечную величину.

Формула изобретения

Дифференциальный усилитель, содержащий последовательно соединенные входной дифференциальный каскад, выполненный с управляемым генератором тока в общей эмиттерной цепи транзисторов входного дифференциального каскада, и выходной двухтактный каскад, причем управляемый генератор тока выполнен на выходном транзисторе и входном транзисторе в диодном включении, вход управляемого генератора тока соединен с выходом отражателя тока, выполненного на выходном транзисторе и входном транзисторе в диодном включении, отличающийся тем,что, с целью повышения надежности работы при перегрузке входным сигналом, входные транзисторы в диодном включении управляемого генератора тока и отражателя тока включены в цепи питания соответствующих транзисторов выходного двухтактного каскада.