Многокоординатный цифровой интерполятор

Многокоординатный цифровой интерполятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах с ЧПУ. Цель изобретения - повышение быстродействия устройства - достигается благодаря проведению интерполяции в п координатах на. одном двухкоординатном блоке интерполяции и организации диагональных управляющих шагов, а также за счет введения в него блока I управления интерполяцией, блока 2 управления обменом информации, блока 3 оценочной функции, ОЗУ 5, мультиплексора 6, демультиплексоров 7 - 10, групп элементов 1ШИ 11, 12, блока буферс S со СП 00 i;o

СОЮЗ С0ВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (И) (gl) 4 G 05 B 19/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 4006682/24-24 (22) 07.01.86 (46) 07.06.87. Бюл. № 21 (71) Харьковский политехнический институт им.В.И.Ленина (72) В.М.Мурза, О.Г.Простаков, Ю.А.Раисов, В.Н.Спасский и В.С.Тройников (53) 621.503.55 (088.8) (56) Сосонкин В.Л. и др. Программное управление станками. - M.: Машиностроение, 1981, с.227-248.

Авторское свидетельство СССР № 966665, кл. G 05 В 19/18, 1982. (54) МНОГОКООРДИНАТН1Й ЦИФРОВОЙ

ИНТЕРПОЛЯТОР (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах с ЧПУ. Цель изобретения — повышение быстродействия устройства — достигается благодаря проведению интерполяции в п координатах на одном двухкоординатном блоке интерполяции и организации диагональных управляющих шагов, а также за счет введения в него блока 1 управления интерполяцией, блока 2 управления обменом информации, блока 3 оценочной функции, ОЗУ 5, мультиплексора

6, демультиплексоров 7 — 10, групп элементов ИЛИ 11, 12, блока буфер1315939 ной памяти, состоящего иэ регистров

14. Многокоординатный цифровой интерполятор содержит также блок 4 двухкоординатной интерполяции, счетчик 13 перемещений. Устройство позволяет осуществить многокоординатную интерполяцию на одном двухкоординатном блоке интерполяции. Возможность же организовать выход тактовоИзобретение относится к автоматике и вычислительной технике и может быть использовано в системах ЧПУ станками.

Цель изобретения — повышение быстродействия интерполятора.

На фиг.1 представлена схема интерполятора; на фиг.2 — функциональная схема блока управления интерполяцией; на фиг.3 — временные диаграммы; на фиг.4 — схема блока управления обменом информацией; на фиг.5 — схема блока оперативной памяти; на фиг.6 — функциональная схема блоков оценочной функции и двухкоординатной интерполяции.

Интерполятор содержит блок 1 управления интерполяцией, блок 2 управления обменом информации, блок 3 оценочной функции, блок 4 двухкоорди. натной интерполяции, три блока оперативной памяти ),ОЗУ) 5, мультиплексор 6, первый-четвертый демультиплексоры 7-10, первую группу 11 элементов ИЛИ, вторую группу 12 элементов ИЛИ, счетчик 13 перемещений, блок буферной памяти, содержащий и регистров 14 сдвига.

Блок 1 (фиг.2) содержит генератор

15, элемент И 16, D-триггер 17, два элемента ИЛИ 18 и )9, D-триггер 20, RS-триггер 21, элементы И 22-26, счетчик 27 тактов интерполяции, регистр 28, счетчик 29 циклов интерполяции,,элемент КНЕ-И-НЕ 30, где

К равно числу разрядов регистра 28, счетчик 31 тактовых сигналов, элемент И 32.

Блок 2 (фиг.4) реализован с учетом, что блок 5 построен на микросхемах К)55РУ2, и содержит выход 33, ro сигнала с блока задания скорости сразу по нескольким координатам в соответствии с управляющим алгоритмом позволяет увеличить быстродействие интерполятора, т.к. общее количество тактовых сигналов с блока задания скорости на обработку участка сокращается за счет диагональных шагов. 6 ил. первый триггер 34, элемент И 35, элемент ИЛИ 36, второй триггер 37, счетчик 38 адреса, первый 39 и второй

40 элементы И-HF., первый 41 эле5 мент HF-И, элемент КНЕ-И 42, второй элемент НЕ-И 43, элемент 2НЕ-И 44.

Блок 5 (фиг.5) содержит 1/4 микросхемы 45 памяти, где 1 — количество двоичных разрядов в информационных словах, 1 — разрядные входную и выходную шины данных, четырехраэрядную шину адреса. Запись или считывание 1 -разрядного слова в таком блоке происходит параллельно. Количество координат, одновременно участвующих в интерполяции, при емкости 16

1-разрядных слов может достичь 17.

Блок 3 (фиг.6) содержит триггер

46 знака оценочной функции, два элемента И 47 и 48 и элемент ИЛИ 49, а блок 4 — первый регистр 50, первый элемент 51 совпадения, сумматор 52 накапливающего типа для вычисления

25 и хранения текущего значения оценочной функции, элемент 53 совпадения, второй регистр 54.

В устройстве линейная интерполяция в Х, Х,..., Х „координатах

3 ведется в ускоренном масштабе време30 ни по циклам в одном блоке 4. В первом цикле осуществляется интерполяция проекции прямой в координатах ведущая — первая ведомая, во втором цикле — ведущая — вторая ведомая, в (n-!)-м цикле — ведущая (n-1) — я ведомая, где каждый цикл состоит из и тактов интерполяции.

Каждой координате присваивается свой двоичный код: Х< †...000; Х вЂ ...001;

40 Х вЂ ...010; Х, — ...)11, и любая из них может быть ведущей на опреде1315939

U = 11 + ДВМК. ленном участке, так как в качестве ведущей выбирается координата с максимальным приращением. При интерполяции в координатах ведущая — ведомая используется оценочная функция

U = ДВМК ВДК ДВДК ВМК где д ВМК вЂ” полное приращение по ведомой координате;

BMK — текущее значение ведомой т координаты;

Д ВДК - полное приращение по ведущей координате;

ВДК вЂ” текущее значение ведущей координаты.

Прямая делит координатную плоскость на две части, в одной из которых U > О, а в другой U О, а если текущая точка находится на прямой, то U = О.

Если U О, шаг делается по обеим координатам одновременно, т.е. диагональный шаг, а новое значение оценочной функции

U = U — (ДВДК вЂ” dBMK) °

Если U <О, шаг делается по ведущей координате, а новое значение оценочной функции

Следовательно, знак оценочной функции однозначно указывает, по какой из координат должен выйти очередной тактовый импульс, а следующее значение оценочной функции определяется путем арифметических операций над предьдущим значением оценочной функции и полными приращениями по координатам.

Устройство работает следующим образом.

С поступлением сигнала "Сброс" на второй вход блока 2 последний выдает необходимую комбинацию сигналов по записи исходной информации для интерполяции иэ блока программы в блок 5. "Андрес" подается на третьи входы всех блоков 5 оперативной памятч, сит нал "Выборка" — на вторые его входы, сигнал "Запись" йа первые входы. По начальному адресу заносится в первый блок 5 оперативной памяти разность дВДК вЂ” dВМК, < и двоичный код, присвоенный коорди5

55 нате, являющейся ведущей, во второй — ДВМК, и двоичный код, присвоенный первой ведомой координате, в третий — начальное значение оценочной функции U<, равное нулю, и ее знак. После каждой записи адрес изменяется на единицу. По последнему адресу заносится н первый блок 5 оперативной памяти дВДК вЂ” Д BMK„ „ во

Второй ДВМК и двоичный код прН своенный (Il-!)-й ведомой координате, в третий — начальное значение оценочной функции U„ „ равное нулю, и ее знак.

После записи исходной информации блок 2 управления обменом информации выставляет начальный адрес и выдает сигналы второго и четвертого выходов для передачи слов в блок 4 двухкоординатной интерполяции из всех блоков

5, а также выдает сигнал "Конец смены информации" на блок 1 управления интерполяцией. После чего он подготовлен к первому циклу интерполяции в координатах ведущая — первая ведомая. По сигналу "Конец смены информации" с второго выхода блока 1 управления интерполяцией тактовая частота интерполирования f „„, начинает поступать на первый вход блока 3 оценочной функции, который в зависимости от знака оценочной функции распределяет тактовые импульсы по координатам ведущая — первая ведомая.

Блок 4 двухкоординатной интерполяции по сигналам, поступающим на его первый и второй входы с блока 3 оценочной функции, т.е. после каждого очередного шага, вычисляет новое значение оценочной функции в соответствии с приведенным алгоритмом. Изменение знака оценочной функции фиксируется на третьем выходе блоКа 4 двухкоординатной интерполяции и подается на второй вход блока 3 оценочной функции. На кодовые входы демультиплексоров 7 и 8 подается из блока

4 оценочной функции код, присвоенный ведущей координате, а на входы демультиплексоров 9 и 10 — код, присвоенный первой ведомой координате. Следовательно, сигналы, вышедшие по ведомой координате иэ блока 3 оценочной функции и поступившие на тактовый вход демультиплексора 9, будут появляться только на одном выходе этого демультиплексора, а через группу ll элементов HJIH поступать на инl 315939 формационный вход только того регистра 14, который соответствует первой ведомой координате. Сигналы, вьппедшие по ведущей координате и поступаю щие на тактовый вход демультиплексора $

8, будут появляться только на одном выходе этого демультиплексора, а через группу II элементов ИЛИ поступать на информационный вход только того регистра 14, который соответ- 10 ствует ведущей координате.

Регистры 14 являются именными, т.е. первый — регистр координатьь

Х,, второй — регистр координаты Х, n — регистр координаты Х„. На сдви- 15 говые входы только двух регистров 14 соответствующих первой ведомой и ведущей координатам, поступают импульсы через группу 12 элементов ИЛИ с демультиплексоров 10 и 7, на объе- 20 диненные тактовые входы которых подаются сигналы с третьего выхода блока

1 в момент каждого такта интерполяции. Если на данном такте интерполяции есть шаг по ведомой координате, то в первый разряд регистра 14, соответствующего первой ведомой координате, заносится ")" на данном такте, а если шаг по координате отсутствует, в регистр заносится "0". По З0 ведущей координате есть шаг на каждом такте интерполяции в соответствии с алгоритмом. Следовательно, в

m-разрядный регистр 14, соответствующий ведущей координате, за m тактов интерполяции заносится ш единиц, а в m-разрядный регистр 14, соответ— ствующий первой ведомой координате, заносится последовательно код шагов по этой координате за m тактов ин- 40 терполяции, причем код формируется по принципу: наличие шага на данном такте — "1", отсутствие — "0".

После m тактов интерполяции заканчивается первый цикл, блок 1 перекрывает поступление тактовой частоты а на первом его выходе формируется сигнал "Смена информации", который подается на первый вход блока 2 управления сменой информации, вырабатывается комбинация сигналов для записи информации из блока 4 двухкоординатной интерполяции в блок 5 по ранее установленному (начальному) адресу, т.е. в блок 5 оперативной памяти заносятся три слова: дВДК вЂ” ВМК,; ЬВМК,, текущее значени оценочной функции 11, и ее знак. После этого блок 2 управления обменом . информации изменяет адрес на 1 и вырабатывает комбинацию сигналов для считывания из блока 5 и передачи в блок 4 трех слов: ЬВДК- ЛВМК, ВМК начальное значение оценочной функции U и ее знак. Блок 4 подготовлен к второму циклу интерполяции, а на блок 1 поступает сигнал "Конец смены информации", который разблокирует поступление

Во втором цикле интерполяции за" полняется m-разрядный регистр 14, соответствующий второй ведомой координате, последовательным кодом шагов по этой координате за m тактов, а код формируется по принципу: наличие шага на данном такте — "1, отсутствие — "Он.

После второго цикла интерполяции обмен информацией между блоком

4 двухкоординатной интерполяции и блоком 5 оперативной памяти происхо,дит аналогично описанному обмену после первого цикла. Количество таких циклов равно n-I где п — количество координа.т, в которых ведется интерполяция на данном участке. Поэто.му перед началом обработки каждого участка в блок I по второму входу вводится установка (n-I) l,êîòîðàÿ и определяет п-1 цикл интерполяции.

После окончания m тактов интерполирования в (n-1)-и цикле также происходит обмен информацией между блоком 4 и блоком 5 под управлением блока 2 управления обменом информации с той лишь разницей, что из блока 4 передается три слова в блок 5 оперативной памяти по. последнему адресу, а в блок 4 двухкоординатной информации заносятся три слова, считанные по восстановленному на основании уставки (n-1)-1 начальному адресу, Это означает, что в блок 4 двухкоординатной информации передаются слова, которые были записаны после первого цикла интерполяции, т.е. восстанавливается состояние блока 4 для продолжения ийтерполяции в координатах ведущая — первая ведо- мая.

К данному моменту все п регистров 14 заполнены кодом распределения шагов по координатам за ш тактов.

Сигнал "Конец смены информации" после (п-1)-ra цикла на блок l с блока 2 управления обменом информации

1315939 не поступает по окончании обмена между блоками 4 и 5. Блок 1 управления интерполяцией вырабатывает сигнал на своем четвертом выходе, который подается на запуск блока задания скорости. С блока задания скорости начинают. поступать сигналы с заданной по программе частотой через группу 12 элементов ИЛИ на сдвиговые входы всех регистров 14 и на вход блока 1. На выходах регистров 14 формируются управляющие сигналы по координатам в зависимости от кодов, записанных в этих регистрах с заданной по программе частотой.

После m вышедших с блока задания скорости сигналов блок 1 разблокирует поступление частоты Й;щ на блок 3 оценочной функции, а регистры 14 устанавливаются в начальное нулевое состояние. В дальнейшем работа устройства осуществляется по циклам от первого до (n-!)-ro в соответствии с приведенным описанием.

Но все и-1 циклов интерполяции должны производиться за время, меньшее периода следования сигналов с блока задания скорости. В счетчик 13, который работает на вычитание, перед началом отработки участка заносится величина ВДК-1. Каждый управляющий сигнал, вышедший с регистра 14, соответствующего на данном участке ведущей координате, через мультиплексор 6 поступает на вход счетчика 13, т.е. мультиплексор 6 управляется от блока 4 кодом, присвоенным координате, являющейся ведущей. Сигнал переполнения счетчика 13 свидетельствует об окончании интерполяции. При

n=2, т.е. двухкоординатной интерполяции на участке, обмен информацией между блоками 4 и 5 не нужен и поэтому запрещается блоком 1.

d0

55

Перед началом отработки каждого участка в регистр 28 заносится уставка (n-1)-1 и на вход схемы посту. лает сигнал "Сброс", который устанавливает счетчики 27 и 31 и триггер 21 в нулевое состояние, а в счетчик 29 переписывается из регистра 28 двоичный код уставки (n-1)-1. Сигнал "Конец смены информации" проходит через элементы И 16 и ИЛИ 18, устанавливает в единичное состояние триггер 21, который разрешает прохождение тактовой частоты интерполяции йт „т через элемент И 23 на выход схемы, а через элемент И 22 — сдвиговой частоты fc в блок памяти FIFO

На выходе счетчика 27 появляется сигнал, когда на его вход поступает

m тактовых импульсов интерполяции.

Этот сигнал означает, что окончен один цикл, переводит в нулевое состояние триггер 21, который блокирует прохо дение частот f,„„Tè fcÀâ через элементы И 23 и 22, поступает на счетчик 29, из содержимого которого вычитается "1", а также проходит через элемент И 32 и как сигнал

"Смена информации" поступает на выход схемы.

По сигналу "Конец смены информации, приходящему на вход схемы с блока 2, работа схемы возобновляется и происходит аналогично описанному. В последнем (п-1)-м цикле переполняется счетчик 29. Нулевой потенциал, появляющийся на его выходе, поступает на выход схемы для пуска блока задания скорости и запрещает прохождение сигнала "Конец смены информации" через элемент И 16. На выходе счетчика 31 появляется сигнал, когда на его вход придет rn импульсов с блока задания скорости. Этот сигнал перезаписывает содержимое регистра 28, равное (n — 1) — 1,, в счетчик 29 и, пройдя через элемент ИЛИ 18, устанавливает триггер 21 в единичное состояние, т.е. возобновляется работа .блока 1 с первого цикла.

При двухкоординатной интерполяции в регистр 28 заносится уставка, равная нулю. На выходе элемента 30 появляется нулевой потенциал, который запрещает прохождение сигнала со счетчика 27 на смену информации через элемент И 32. Счетчик 29 переполняется после первого цикла и Осуществляет пуск блока задания скорости. С выходов элементов И 24 — 26 частоты ь, ь-, ь поступают посьс аЬc а Ьс тоянно на выход схемы и подаются в блок 2 для организации режимов записи-считывания в блоке 5 оперативной.памяти.

Перед началом обработки каждого участка сигнал "Сброс" устанавливает триггеры 34 и 37 в нулевое состояние, а в счетчик 38 заносится двоичный код уставки (n-1)-1, который определяет начальный адрес блока 5. Сигнал из импульсной последовательности f проходит через элементы И 35 и

1315939

ИЛИ 36 и устанавливает триггер 37 в единичное состояние, с инверсного выхода которого подается сигнал "Выборка А". На выходе элемента И-HE 39 появляется сигнал "Запись", когда на 5 первый вход этого элемента поступает импульс из последовательности

0Ьс

Схемой выработана необходимая комбинация сигналов для записи слов из блока программы в блок 5 оперативной памяти.

Одновременно сигнал "Запись" проходит через элемент 44 и по заднему фронту уменьшает содержимое счетчика 38 на единицу, тем самым устанав15 ливается новый адрес. Следующий за этим сигнал импульсной последовательности 1 - проходит через элемент Ипью

НЕ 40 и по своему заднему фронту переводит триггер 37 в нулевое состояние, так как его П-вход соединен с общей шиной схемы. Элемент 41 закрыт по второму входу нулевым потенциалом с прямого выхода триггера 34, поэтому сигнал "Конец смены информации" на выход схемы не подается, Следующий сигнал из последовательности f опять устанавливает тригЬс гер 37 в единичное состояние. Схема выдает сигналы "Выборка А" и "ЗаЗО пись", а адрес после этого уменьшается на единицу. Когда счетчик 38 выходит в нулевое состояние,что соответствует последнему адресу блока 5, на выходе элемента 42 появляется положительный потенциал, который запрещает прохождение сигнала

"Запись" через элемент 44. Сигнал Запись" проходит в этом случае через элемент 43, записывает в счетчик

38 код уставки (n-1) — 1 и переводит триггер 34 в единичное состояние, Это означает, что в блок 5 загрузилась из блока программы вся исходная информация для интерполяции.

Следующий за этим импульс из последовательности f > проходит через эЬс элемент И-НЕ 40 и элемент HE-И 41 и как сигнал "Конец смены информации" поступает на выход схемы. В данный момент с соответствующих выходов схемы в блок 5 подается начальный адрес и сигнал "Выборка A". Следовательно, на выходах данных блока 5 оперативной памяти присутствует код записанных ранее по начальному адресу слов ° Передний фронт сигнала нКонец смены информации" используется для передачи слов из блока 5 в блок 4 двухкоординатной интерполяции. В момент заднего фронта сигнала "Конец смены информации триггер

37 устанавливается в нулевое состояние и снимается сигнал "Выборка А".

В дальнейшем при отработке заданного участка триггер 34 остается в единичном состоянии, а триггер

37 устанавливается в единичное состояние только сигналом "Смена информации", поступающим на вход схемы.

Появляется сигнал "Выборка А", а сигналом "Запись" происходит занесение слов из блока 4 двухкоординатной интерполяции по адресу, находящемуся в счетчике 38. В момент заднего фронта сигнала "Запись" изменяется адрес на единицу и передний фронт сигнала "Конец смены информации" осуществляет передачу слов в блок 4 из блока 5 уже по измененному на единицу адресу.

В зависимости от знака оценочной функции U:= 6ВМК ВДК вЂ” аВДК ° BMK триггер 46 находится,в единичном или нулевом состоянии, причем в единичном состоянии он находится при

U О, а в нулевом — при U О.

Если U О, то очередной импульс из тактовой частоты интерполяции

f, „„и роходит. ч ере з элемент И 4 7 по ведомой координате, а через элемент ИЛИ 49 — на выход по ведущей координате, т.е. делается диагональный шаг. Этот же импульс поступает на вход элемента 51 совпадения, происходит передача дополнительного кода .содержимого регистра 50 в сумматор 52 для вычисления нового значения оценочной функции (U = U — (ьвдк — dBMK; ) .

Если U «О, то очередной импульс проходит через элементы И 48 и

ИЛИ 49 на выход по ведущей координате. Этот же импульс поступает на вход элемента 53, передается прямой код содержимого регистра 54 в сумматор 52 для вычисления нового знаIl чения оценочной функции У = У +ВОВИК .

Если в результате суммирования содержимого регистра 54 (4BMK) с содержимым сумматора 52 (U) изменяется знак суммы с отрицательного на положительный, то на выхэде сумматора 52 возникает сигнал переполнения в виде высокого потенциала, постч1315939

12 пающего на D-вход триггера 46. Последний по заднему фронту поступившего на вход схемы тактового импульса устанавливается в единичное состояние. Если результат суммы остается 5 отрицательным, то триггер 46 остается в,нулевом состоянии, так как переполнение сумматора не происходит.

Информационные входы данных регистров 50 и 54, сумматора 52 и триг- 10 гера 46 подаются на выход схемы и соединяются с ныходными шинами данных соответствующих блоков 5 оперативной памяти, а выходы этих же данных регистров, сумматора и .триггера соединяются с входными шинами данных блоков 5.

Устройство позволяет осуществить многокоординатную интерполяцию на одном двухкоординатном блоке интерпо-20 ляции. Следовательно, аппаратные затраты на его реализацию сокращаются тем больше, чем в большем числе координат требуется производить интерполяцию, так как в аналогичных устройствах при интерполяции по и координатам необходимо иметь и или п-1 блоков двухкоординатной интерполяции. Воэможность в устройстве организовать выход тактового сигнала с блока задания скорости сразу по нескольким координатам в соответствии с управляющим алгоритмом позволяет увеличить быстродействие интерполятора, так как общее количество тактовых 35 сигналов с блока задания скорости на отработку участка сокращается за счет диагональных шагов.

Формула и э о б р е т е н и я ,40

Многокоординатный цифровой интерполятор, содержащий при интерполяции по и координатам блок двухкоординатной интерполяции .и счетчик перемещений, о т л и ч а ю щ и й45 с я тем, что, с целью повьппения быстродействия интерполятора, в него введены три блока оперативной памяти, блок буферной памяти типа первый вошел — первый вьппел", состоящий из n сдвиговых регистров, первая и вторая группы элементов

ИЛИ, мультиплексор и четыре демультиплексора, блок оценочной функции, блок управления интерполяцией и блок управления обменом информации меж. ду оперативным запоминающим устройством и блоком интерполяции, причем первые выходы первой и второй групп элементов ИЛИ соединены соответственно с информационным и тактовым входами первого сдвигоного регистра, а и-е выходы первой и второй групп элементов ИЛИ вЂ” с информационным и тактовым входами и-го сднигового регистра, выход каждого из регистров соединен с одним иэ входов мультиплексора и выходом интерполятора, первые входы первой группы элементов ИЛИ соединены с и выходами второго демультиплексора, вторые входы — с соответствующими и выходами третьего демульти" плексора, а первые входы второй группы элементов ИЛИ соединены с п выходами перного демультиплексора, вторые входы — с соответствующими п выходами четвертого демультиплексора, объединенные третьи входы второй группы элементов ИЛИ и первый вход блока управления интерполяцией соединены с первым входом иитерполятора, кодовые входы первого, второго демультиплексоров и мультиплексора соединены с первым выходом блока интерполяции, второй выход которого .соединен с объединенными кодовыми входами третьего и четвертого демультиплексоров, первый и второй выходы блока оценочной функции соединены соответственно с первым и вторым входами блока интерполяции, третий вход которого соединен с четвертым выходом блока управления обменом информации, а первый, второй и третий управляющие выходы блока обменом информации соединены соответственно с первым, вторым и третьим входами всех трех оперативных запоминающих устройств, выход данных каждого из оперативных. sanoминающих устройств соединен с входами данных блока интерполяции, а вход данных каждого из оперативных запоминающих устройств — с выходами данных блока интерполяции, третий выход которого соединен с вторым входом блока оценочной функции, третий и четвертый выходы блока оценочной функции соединены с тактовыми входами соответственно, второго и третьего демультиплексорон, первый вход блока оценочной функции сбединен с вторым выходом блока управления интерполяцией, третий выход которого соеди)3

1315939

/Фн он в

ЦО

ЛЛЛЛ ППЛЛЛ.ПЛЛЛЛЛЛЛЛЛГ

-1Г1 Г Г1 Г1/ 1- à — —

1 — 4 (F89) fgП аА нен с тактовыми входами первого и четвертого демуль гиплексоров, а первый выход — с первым входом блока управления обменом информации, пятый выход которого соединен с третьим входом блока управления интерполяцией, четвертый выход блока управления интерполяцией соединен с выходом интерполятора, вторые входы счетчика перемещений, блока управления интерполяцией и блока управления обменом информации соединены с входами интерполятора, вход счетчика перемещений соединен с выходом мультиплексора, а выход — с выходом интерполятора.

1315939

1315939

1315939

fr ин

Составитель Ю.Бельских

Редактор В.Петраш Техред Л.Олийнык Корректор А.Зимокосов

Заказ 2359/49 Тираж 863 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгор д, у . р о л. П оектная 4