Устройство тестового контроля цифровых блоков

Устройство тестового контроля цифровых блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля и отладки тест-программы. Цель изобретения - расширение функциональных возможностей за счет обеспечения корректировки тестовых программ в процессе контроля цифрового блока, Устройство содержит блок памяти, блок преобразования информации, узел коммутации , блок управления, ячейки контроля . Помимо контроля блоков, устройство позволяет изменять тест-программы , изменять отдельные слова, . участки программ. 1 з.п. - ф-лы, 6 ил. 00 Сл х 00 ю

СОЮЗ СОВЕТСКИХ

СООИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5))4 G 06 F )/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3934364/24-24 (22) 20.05.85 (46) 07.06.87. Бюл. Ф 2! (75) В.А, Нерубацкий, Г.А. Подунаев, В.Ф. Саксонов, А.Г. Ташлинский и Ф.Ф. Шнайдер (53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 595735, кл. G 06 F 11/00, 1974.

Авторское свидетельство СССР

В 758157, кл. G 06 F 11/00, 1977. (54) УСТРОЙСТВО ТЕСТОВОГО КОНТРОЛЯ

ЦИФРОВЫХ БЛОКОВ

„,SU, 131 5982 А1 (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля и отладки тест-программы. Цель изобретения — расширение функциональных возможностей за счет обеспечения корректировки тестовых программ в процессе контроля цифрового блока, Устройство содержит блок памяти, блок преобразования информации, узел коммутации, блок управления, ячейки контроля. Помимо контроля блоков, устройство позволяет изменять тест-программы, изменять отдельные слова, . участки программ. 1 з.п. ф-лы, 6 ил.

15982 2 эовано в аппаратуре тестового контроля и диагностики цифровых блоков, в .астности узлов ЭЦВМ, построенных на основе цифровьгх интегральных схем.

Цель изобретения — расширение функциональньгх возможностей за счет обеспечения возможности корректировки тестовых программ в процессе контроля цифрового блока.

На фиг.1 приведена функциональная схема устройства тестового контроля цифровых блоков; на фиг,2 — функциональная схема блока управления; на фиг.3 — схема блок-! преобразования информации ., на фиг,4 — схеме блока приема, на фиг,5 — схема блока памяти; на фиг. 6 — схема фор 1ирователя стробирующих сигналов.

Устройстьо (фиг„1) содержит блок 1 преобразования информации, блок 2 памяти, блок 3 приема, узел 4 коммутации, блок 5 контроля, буферный блок б памяти, блок 7 управления, формирователь 8 стробирующих сигналов, дешифратор 9 адреса, ячейки 10.! — 10.п кантрОля (и число ВхОдов/В61ходо11 контролируемого цифрового блока), контролируемый цифровой блок !1, В каждую ячейку контроля ьходят триггер 12 информации, триггер 13 комму-тации, элемент !4 сравнения, коммутатор 15.

Блок 7 управлечия (фиг.2) содержит формирователи 1б и 17 импульc 1„, мультиплексорь . 18 — 20, демультипгек-соры 21 и 22, ге repavop 23 тактовьгх импульсоВ, схе 1у 24 сраВнения, счс гчик 25 числа тестовых наборов, дешифратор 26, блок 27 индикации, триггеры

28 и 29, элементы И 30-34, элементы

НЕ 35 и Зб, элементы ИЛИ 37 и 38, пульт 39 задания режимов контроля, которому принадлежит шина 40 задания адреса теста, шины 41 задания номера тестового набора, шиг1а 42 задания адреса корректируемого участка теста, входы 43.1, 43.2, 44.1- 4..4, 45 задания режимов работь(., вход 46 пуска.

Блок 1 преобразования информации (фиг.З) содержит триггер 4/, элементы

И 48 и 49, коммутаторы 50 и 51.

Блок 3 приема (фиг.4) (одержит триггер 52, элемент И 53 и 54., регистры 55 и 56.

Блок 2 памяти (фиг.5) содер>1(и"г счетчик 57, формирователь 58 имг(ульса,, ОЗУ 59, 1(! ,1!Я

5Î

1 !3

Изобретение относится к Вычислительной технике и 110жет оыть испо:1о формирователь 8 стробирующих сигналов (,фиг.б) содержит элементы И-НЕ

60-62, элементы И 63-65, триггер 66.

В исходном состоянии триг11ер 47 (фиг,3) ус гановлен в нулевое положение (цепь установки не показана). На вход 2 блока поступают шестнадцатиразрядные слова информации, первые восемь разрядов которых поступают на первый коммутатор, вторые — на второй.

С приходом синхронизирующих импульсов первый иэ них передает через первый коммутатор на выход первый байт информации, а второй синхроимпульс чере= второй коммутатор — второй байт информации.

В исходном состоянии триггер 52 (фиг.4) установлен в нулевое положение (цепи установки не показаны) . На информационные входы регистров 55 и

56 поступает входной байт информации, на С-вход триггера и входы элементов И 53 и 54 поступают синхроимпульсы. Перв61Й синхроимпульс прОхо цит через открыть1й элемент И 54 и поступает на синхровход регистра 56, тем самым принимая в него первый байт информации. Этот же импульс перебра.сывает триггер в противоположное состояние, и второй сихроимпульс через открытый элемент И 53 поступает на синхровход регистра 55 и принимает в него второй байт информации.

Далее информация с выходов регистров гоступает на выход блока в виде шестнадцатиразрядного слова, а с выхода элемента И 54 на выход блока поступает синхроимпульс.

В исходном состоянии счетчик 57 (фиг.5) установлен в нулевое состояние и, следовательно, в ОЗУ выбирается нулевая ячейка памяти (цепи ус— танавки не показаны). При записи информации в ОЗУ на его информационные входы поступают шестнадцатиразрядные

С11ова, а по третьему входу — сигнал записи, разрешающий формирование сигнала записи по переднему фронту синхроимпульса, поступающего на второй вход блока памяти, По заднему фронту синхроимпульса счетчик увеличивает свое состояние и тем самым обращается к следующей ячейке ОЗУ.

При чтении информации с ОЗУ на

Вход формирователя поступает сигнал, запрещающий формирование сигнала, и на выход блока ОЗУ выдаются шестнадцатиразрядные слова.

3 13159

В исходном состоянии триггер бб (фиг.б) установлен в нулевое положение (цепи установки не показаны) и элемент И 65 открыт для прохождения сигнала "Зап.0 с выхода элемента

И-НЕ 62. Сигналы информации и служебная информация с первого входа формирователя поступают на элементы

И-НЕ 60 и И 63. По приходу на второй вход формирователя синхросигнала ли- 10 бо на первом, либо на втором выходе формирователя в зависимости от входной информации формируется сигнал.

Причем сигнал, поступающий на второй выход формирователя, проходит также через открытый инверсным выходом триггера элемент И 65 на третий выход. После появления служебного сигнала триггер 65 перебрасывается в единичное состояние и поступление 20 сигналов с третьего выхода формирователя прекращается.

Устройство работает следующим образом.

Блок 5 контроля связан с контроли- 25 руемым блоком 11. С помощью блока 7 управления через узел 4 запрашивают из блока 2 памяти необходимую тестпрограмму, которую переписывают в блок 6. Подключение к блоку 2 памяти 30 и блоку 3 приема производят посредством узла 4 в порядке поступления на него запросов. После записи тестпрограммы в блок б блок 5 контроля работает автономно. Входная и эталон- 35 ная тестовая информация, считываемая с блока 6, записывается в ячейки 10 контроля. Запись производят с помощью блока 7 управления, формирователя

8 сигналов и дешифратора 9 адреса. 4р

При необходимости тестовая информация, хранящаяся в блоке 6, может быть скорректирована и в исправленном виде записана в блок 2 памяти.

Блок 2 памяти имеет следующую . структуру. В каждой зоне памяти хранится тест-программа для определенного типа цифрового блока. Тест-программа состоит из тест-наборов, каждый из которых содержит информацию 0 об очередном тестовом воздействии на контролируемый блок 11 (по входам контролируемого блока 11)и информацию об эталонном отклике (по выходам контролируемого блока 11). В свою очередь, тест-набор состоит из тестслав, число которых равно числу изменений логических состояний на входах и выходах контролируемого блока 11

82 4 при задании очередного тестового воздействия.

Тест-слово может быть организовано, например, следующим образом. Информация записи логического нуля или логической единицы в одну из ячеек

1О контроля размещается н двух байтах. При этом первый разряд несет информацию "Запись нуля — запись единицы, второй разряд — служебную информацию "Контроль", которая разделяет тест-наборы и по которой происходит сравнение эталонной и реальной информации с контролируемого блока

I1. В остальных разрядах размещается адрес соответствующей ячейки IO контроля. В конце тест-программ помещают служебную информаиию "Конец контроля, которой соответствует наличие в обоих байтах всех единиц.

В исходном состоянии блок 6, триггеры 12 информации и 13 коммутации, счетчик 25, триггер 28 и 29 находятся в нулевом ("0") положении. На шины 43.1 и 44.1 подают логический

"0", генератор 23 включен (цепи установки исходного состояния указанных устройств, а также блока 1 преобразования, блока 2 памяти, блока 3 приема и формирователя 8 не показаны), на шинах 43,2, 44 ° 2-44.4 находятся логические единицы.

Для работы с контролируемым блоком 11 необходимую тест-программу из блока 2 памяти переписывают в блок б следующим образом. На шине 40, связанной с первым выходом блока 7 управления, набирают адрес эоны памяти, в которой хранится необходимая тестпрограмма. На шине 44 устанавливают 0, это соответствует режиму записи информации с блока 2 памяти в блок 6.

При этом формируются следующие управляющие воздействия: на второй выход блока 7 управления поступает нулевой потенциал, что соответствует режиму чтения с блока 2 памяти на управляющий вход мультиплексора 20 приходит нулевой потенциал, в результате чего тот,подключает второй вход блока 7 управления к входу дешифратора 26, на управляющие входы демультиплексоров 21 и 22 с выхода элемента И 30 поступает нупевой логический потенциал, в результате чего выход формирователя lá подключается к третьему, выход дешифратора 26 — к четвертому выходам блока 7 управле" ния, а нулевой логический уровень с 1 пкреводиг блох выхоца элемента И 31

á B режим записи.

При ПОпач(- импульса на 11хОД б ((э О мироватепь 16 ф01э .лл1 ует оди11очный1 и пупьс, который,. Пройдя через демуль1 иг(лексор 21, ПО"тупает на узел

4, в результате че(-о тат:1одключаe! второй, третий,, и четвертый выходы и второй и четвертый вхадь. блока 7 управления соответственно к первому, второму,, третьему и четвертому входам блока 2 памяти и первому и второму выходам блока 3 приема, Информа-цич с требуемой зоны блоке 2 памяти по синхрасигналам (периодическая ПОследавательность прямоуг(рлькых импУль(Ов) П1эих эд3-.1чн(1 с и(1эв01 О Btix( да (признака синхро1(изаци1() блока 2 памяти, поступает в 6JIoK приема 3., гДС IIpP061эазуегсB B фОрму,. необхсэци—

11ую для работы блока 5 KQI.òpofiÿ 1 каприме1э из ОДНО6ЯЙтОБых сссОв по c"Híхросигкялам с: блока 2 памяти форми-. руются двухбайтовые слова), Сформированные в блоке 3 приема кОды,, а (якже 000 i BE гству1(эщие им Ht i

ПэлЬС НЫЕ 3ОЗДЕ1 ТВИЯ (В -".ЯC EÍOÑÒ (В ПРИБЕДЕ11НОМ ПР MBP ==2 ИМПУЛЬСЬ! С военным по срявкс.-п"..с с импульсами

6JI0KE! 2 п;(мят и QPpHC, (OM EJIciдавакIля, через узел 4, соатвет(тBpHI!0 мульгиплекс01эы 1 8 и t 9 бл 1(Я 7 уi!pGBJIEнГ.я поступают на п(эрвь(11::: Bтарой входы блока б, B KoT(po!!i заспамглк:1ются, Одновременно информация, приходящая с: блок (3 приема., пс(ст,пает через мул -.,— типлексор ?Г кя дешифратор 26, като-. рый дешифрирует служебную ы(нфо(эмацию Контроль" и "Конец контроля"., ПО

ОКОНЧ:ЯНИИ ЭЯПИС. i ТЕСT 1(Р(ЭГ РЯММЫ, tI(="" му соответствует приход информации

Конец КОНТро."1s нЯ перБОм; выхОДе дешифратара 26 форми1эуется Оцикочный импульс, которьш, пройдя через демультиплексор 22 на ",зел 4, прекра-щает считывание информации с блока 2 памяти и отключает блок 7 управления от блока 2 памяти и (1лока 3 приема.

В результате в блок 6 запись(вается необходимая тест-программа., После записи в блок 6 необходкмой тест-программы перехс1дят к провер(се работоспособности контролируемого блока 11,, Для этого на шику 4А пог(а " ют кад 1011Ä fiooTBeтс.твующий режиму контроля., При этом на выходах элементов И 30 и 31 — единичные ."1отенциалы.

В ".1езультате прОисходят сслецующие коммута1(ии: мультипг1(=,ксотэ 9 саед(-.1-. 98? 6

Г3 ю (l

I /"

"0

Ql

lс1 эг

1 ,11 1 (1 .50 с (пяет выход генеря.гара 23 чере: 1леи(нт ИЛИ 3 8 с B Topi>IM (синх110низирую щим) входом блоха 6, мультиплексор

?О подк:качает выход блока 6 к. входу дешифратаря 26, д(мультиплексор 22 соединяет первый выход дешифратора

26 с вхацo!. элемента ИЛИ 37, демульi гиплексор 21 подключает вь1ход формирователя 16 к входу блокировки генератора 23, единичный логический потенциал (вьпсода элемента И 31) переводит блок 6 в режим чтения и на выходе элемента НЕ 36 возникает единичный потенциал.

Включение реж>п(а потенциала праиз-Bt0äBT подачей импульса на вхадь1 блоке б. Пр1л этрм импульс с формировагеля 16, пройдя через демультиплек:.ор 21, включает генератор 23, имс(уг(ьсы которого начинают поступать через мультиплексор 19 и элемент ИЛИ

Зс ня синхронизирующий вход блока б, -::ерез элемент И 34 ня второй вход формирователя 8. В результате этого начинается считывание тест-программы с блока 6. Информация тест-программы счлтывается последовательно по син;;ронизирующим импуг,:ьсам генератора (с приходом кяждогс импульса считывается о;но тестовсе слово )и поступает на дешифратор 9 адреса, блок ?

:справления и формирователь 8. В дешифраторе 9 адресе,цешифрируется нсэмер ячейки 10 кснтраля, в которую необходимо записать информацию. В блоке 7 управления выделяется служебная информация "Контроль" и "Конец контроля". Формирователь 8 по синхронизирук111(им сигналам с восьмого выходя блока 7 управления выраба:ывает импульсы, с помощью которых информацию записывают в триггеры 13 коммутации H 12 инфармаIJHH

Первый тест-набор программ несет в себе коммутационную информацию, в триггер 13 коммутации заносят данные

О том, входам или выходом является контакт контролируемого блока 11, к которому подключена та или иная ячейка 10 контроля. Заполнение триггеров

13 коммутации происходит следующим образом. В исходном положении все триггеры, которые образуют разряды регистра, находятся в состоянии, соОгветствующем выхо,цям контролируемогo 6J!QKEI 1) (например„в нулевом) .

Первым тестом-набором программы триггера 13 коммутации, соответствуюшие входам контролируемого блока 11, 13!5982 переводятся в единичное положение.

Для этого при очередном слове тестнабора дешифратор 9 адреса дает разрешение на соответствующую ячейку 10 контроля, а формирователь 8 вырабатывает на третьем выходе импульс, переводящий триггер 13 коммутации данной ячейки 10 контроля в единичное состояние. При этом число тестовых слов в первом тест-наборе равно !О числу входов контролируемого блока 11.

Если в триггер 13 коммутации записана логическая единица, то коммутатор 15 соединяет выход триггера 12 информации с соответствующим входом контролируемого блока ll, если логи" ческий ноль — то коммутатор 15 ра, зомкнут. 20

После установки триггера 13 коммутации переходят непосредственно к проверке контролируемого блока 11. При этом по окончании первого тест — набора в формирователе 8 дешифрируется служеб- 25 ная информация "Контроль", в результате чего до окончания тест-программы запрещается формирование импульсов на третьем выходе формирователя

8, Последующими тест-наборами в триг- 30 геры 12 информации, соответствующие входам контролируемого блока 11, заносится контролирующая информация, а в разряды, соответствующие выходам— эталонная. При совпадении реального отклика контролируемого блока ll c эталонным на выходе элемента 14 формируется логическая единица. При несовпадении реального отклика эталонному (что говорит о неисправности кон- 0 тролируемого блока 11) на вход элемента И 33 с выхода элемента НЕ 35 поступает разрешающий потенциал, По окончании текущего тест-набора дешифратор 26 (по приходу служебной информации "Контроль" ) формирует импульс, который, пройдя через элемент ИЛИ 37, выключает генератор 23, в результате чего считывание информации с блока 6 прекращается. Одновременно тем же импульсом триггер переводится в единичное состояние, индикатор 27 отображает факт неисправности, а на элементе 14 сравнения формируется код номера контактов кон- 55 тролируемого блока 11, по которым произошло несовпадение. Используя полученную информацию о неисправности, переходят к ее поиску и устранению.

Если реальный отклик контролируемого блока ll соответствует эталонному, то контроль продолжается в автоматическом режиме. Если в течение всей тест-программы не обнаружено нееЭ исправностей, то по ее окончании импульс с дешифратора 26, сформированный по приходу служебной информации

"Конец контроля" и прошедший через демультиплексор 22 и элемент ИЛИ 37, записывает в триггер 38 логическую единицу, При этом индикатор 27 отображает информацию об отсутствии неисправности в контролируемом блоке

11. Одновременно импульс дешифратора

26 выключает генератор 23.

При необходимости временного или постоянного изменения тест-программы на шину 43 подают код 10, соответствующий режиму поиска необходимого тест-набора. При этом на элемент И .

32 подается разрешающий единичный потенциал, а на элемент И 33 — нулевой, На шине 44 код 1011.

Номер тест-набора, в котором нужно произвести изменения, подают на шину

41. Далее к входу 46 подключают генератор 23. Тест-программа, считываемая с блока 6, поступает через мультиплексор 20 на дешифратор 26. При этом в счетчике 25 происходит подсчет лриходящих тест-наборов путем подсчета числа импульсов, соответст" вующих служебной информации "Контроль". По приходу искомого тест-набора, т ° е, при совпадении кодов, схема

24 сравнения формирует импульс, который, пройдя через элементы И 32 и

ИЛИ 37, выключает генератор 23. Индикатор 27 отображает номер найденного тест-набора.

Поиск нужного слова внутри набора осуществляется путем пошагового считывания тестовых слов данного тестнабора. При поступлении единичного импульса на вход 46 формирователя !7 через элемент ИЛИ 38 импульс поступает на синхронизирующий вход блока 6. Одновременно считываемая информация отображается на индикаторе 27, по которому находят требуемое тестслово.

После нахождения тест-слова, подлежащего изменению, на шину 42 задают измененное тест-слово, а на шину

44 подают код 1101, что соответствует режиму записи в блок 6 с кнопочного регистра. При этом на управляю9 l 31 щий вход мультиплек:сора 18 и вход элемента И 31 подается нулевой Io-тенциал. В результате мультиплексор

l8 подключает код !1О! к входу бло.ка 6. Пулевой логический потенциал с выхода элемента И 31 переводит блок 6 в режим записи. Одиночным импульсом по входу 46 с помощью формирователя 17, тест-слово, набранное на кнопочном регистре 39., переписывается в блок 6. Аналогично производят необходимые изменения тест-слов во всей тест-rrporpaììe.

В случае необходимости сохранения скорректированной тест-программы (что требуется, например, при моделировании контролируемого блока 11) ее переписывают из блока б в блок 2 памяти, Для этого на шине 40 задают требуемый номер эоны блока 2 памяти. в которую необходимо записать программу, а на шину 44 подают код 1110„ соответствующий режиму записи инфор- мации иэ блока 6 в блок 2 памяти, При этом происходят следующие коммутации: на управляющих вхоцах демультиплексоров 21 и 22 возникает нулевой логический потенциал, в результате чего демультиплексор 21 подключает выход формирователя 16 к третьему, а демультиплексор 22 - выход дешифратора 26 к четвертому выходу блока 7 уп-. равления, единичный логический потенциал с выхоця элемента И 31 перево-дит блок 6 в режим чтения, мульти-. плексор 19 в результате наличия на его управляющем входе единичного логического потенциassa сое,диняет четвер гый вход блока 7 управления с сии= хрониэирующим входом блока 6..

Hpи поцяче импульса 45 выработаный формирователем 16 импульс проходит через демультиплексор 21 на узел

В результате первый, второй, третий и четвертый выходы и в:торой и четвертый входы блока 7 управления„ а также выход блока 6 подключаются к соответствуюш ы входам и выходам блока 2 памяти, блока 3 приема и блока 1 преобразования информации. При этом на второй вход блока 2 памяти поступает единичный логический потенциал., соответствующий режиму записи информации в блок 2 памяти. & пульс формирователя 16, пройдя через узел 4,. приходит ня блок 2 Iraìsròè. В резуль- тате этого с первогс выхода блока 2 памяти начинают поступать синхрониэирующие импульсы, которые„ пройдя чс5982 1О

ag (C д(1

i!$

55 реэ блок 3 приема, узел 4 и мультиплексор 19, приходят на синхрониэирующий вход блока 6, обеспечивая считывание тест-программы. Одновременно синхронизирующие импульсы с блока 2 г.,амяти поступают на блок l преобразования, в котором информация с блока

6 преобразуется в необходимую для блока 2 памяти форму представления (например, двухбайтовые слова в однобайтовые).

Но приходу служебной информации

"Конец контроля"„ т.е. по окончании тест-программы„ дешифратор 26 формирует одиночный имг::ульс, который, пройдя через демультиплексор 22 и узел 4 на блок 2 памяти, прекращает формирование блоксм памяти синхронизирующих импульсов. По окончании импульса дешифратора 26 узел 4 отключает данный пульт 5 контроля от блока 2 памяти и блска 1 преобразования информации.

Ф о р м у л а изобретения

), устройство тестового контроля цифровых блоков, содержащее блок памяти, блок приема, узел коммутации и блок контроля, который содержит блок управления, формирователь стробирующих сигналов, дешифратор адреса и и ячеек контроля (где и — число входоввыходов контролируемого блока), причем каждая 1с-я (1=-1,...,п) ячейка контроля содержит триггер информации„. триггер коммутации„ элемент сравнения и коммутатор, причем в каждой из ячеек контроля управляющий вход коммутатора соединен с выходом триггера коммутации, выходы коммутаторов всех ячеек контроля являются выхода и устройства для подключения к соответствующим входам и выходам контролируемого цифровогс блока и соединены с первыми входами соответствующих элементов сравнения, вторые входы которых соединены с выходами соответствующих триггеров информации и информационными входами соответствующих коммутаторов, входы разрешения триггеров информапии и триггеров коммутации соединены с соответствующими выходами дешифратора адреса, синхровходы и информационные входы всех триггеров информации соединены с первым и вторым вьг одами формирователя стробирующих сигналов, третий выход которого соединен с входами установ1) "315982 12 ки в "1* всех триггеров коммутации, выходы всех элементов сравнения соединены с первым входом блока управления, второй вход которого соединен с первым выходом узла коммутации, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности корректировки тестовых програми в процессе контроля цифрового блока, устройство содержит блок преобразования информации, а блок контроля содержит буферный блок памяти, причем выход буферного блока памяти соединен с третьим входом блока управления, первым информационным входом узла коммутации, информационным входом формирователя стробирующих сигналов и информационным входом дешифратора адреса, первый, второй, третий и четвертый выходы, а также четвертый вход блока у-правления соединены с вторым и третьим информационными входами, управляющим, четвертым информационным и вторым выходом узла коммутации соответственно, пятый, шестой и седьмой выходы блока управления соединены с адресным и синхрониэирующим входами и входом чтения буферного блока памяти, восьмой выход блока управления соединен с синхровходом формирователя стробирующих сигналов, выход признака синхронизации блока памяти соединен с синхровходами блока приема и блока преобразования информации, выход блока памяти соединен с информационным входом блока приема, первый и второй выходы которого соединены с пятым и шестым информационными входами узла коммутации, адресный вход, вход записи/считывания, вход разрешения и вход блокировки блока памяти соединены с третьим, четвертым, пятым и шестым выходами узла коммутации соответственно, информационный вход блока преобразования информации соединен с седьмым выходом узла коммутации, выход блока преобразования информации соединен с информационным входом блока памяти, при этом блок управления содержит первый и второй формирователи импульсов, первый, второй и третий мультиплексоры,.первый и второй демультиплексары, генератор синхроимпульсов, схему сравнения, счетчик, дешифратор, индикатор, первый и второй триггеры, первый, второй, третий, четвертый и пятый эле5

1О

55 менты И, первый и второй элементы HF., первый и второй элементы ИЛИ, при этом первый выход блока управления подключен к шине задания адреса теста устройства, первый вход схемы сравнения подключен к шине задания номера тестового набора устройства, вход пуска которого соединен с входом пуска первого формирователя импульсов, выход которого соединен с информационным входом первого демультиплексора, выход которого соединен с входом пуска генератора синхроимпульсов, выход которого соединен с синхровходом первого мультиплексора, управляющий вход которого соединен с первым входом задания режима работы устройства и через первый элемент НЕ с .первым входом первого элемента И, выход которого соединен с восьмым выходом блока управления, третий вход которого соединен с первыми информационными входами второго мультиплексора и индикатора соответственно, второй вход индикатора соединен с выходом счетчика и вторым входом схемы сравнения, выход "Равно" которой соединен с первым входом второго элемента И, выход которого соединен с первым входам первого элемента ИЛИ, выход которого соединен с входом блокировки генератора синхроимпульсов и с входами первого и второго триггеров, выходы .которых соединены с третьим и четвертым входами индикатора соответственно, второй вход задания режима работы устройства соединен с вторым входом второго элемента И, третий вход задания режима работы устройства соединен с первым входом третьего элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, четвертый вход задания режима работы устройства соединен с вторым выходом блока управления, с первыми входами четвертого и шестого элементов И, с управлящим входом второго мультиплексора, выход которого соединен с информационным входом дешифратора, первый выход которого соединен с информационным входом второго демультиплексора, первый и второй выходы которых соединены с четвертым выходом блока управления и третьим входом первого элемента ИЛИ соответственно, пятый зхад задания режима работы устройства соединен с управляющим входом третьего мультиплексора и вторым входом четвертого

13 )31 элемента И, выход которого соединен с седьмым выходом блока управления, шестой выход которога соединен с выходом второго элемента ИЛИ и вторым входом первого элемента И, шестой вход задания режима работы которого соединен с вторым входом пптого эле-. мента И, выход которого соединен управ.пяюшими входами первого и второго демультиплексоров., первый информационный вход третьего мультиплексора соединен с входам задания номера корректируемого слова тестового набора устройства, второй информационный вход третьего мультиплексора соединен с вторым ьходам блока управления и с вторым информационным входом в-орого мультиплексора, седьмой вход задания режима работы устройства соединен с входам пуска второго формирователя импульсов z выход кото})ага coi äHнен с первым входам второ-а элемента

ИЛИ, второй вход которого соединен с выходом первого мультиплексора, информационный. вход которого соединен с четвертым входом блока управления, третий выход которого соединен с выходом первого мультиплексора, выход третьего мультиплексора соединен с пятым выходом блока управления, первый вход которого соединен с D -вхо-дам первого триггера и через второй элемент НЕ с вторым входом третьего элемента И и 3 -входом второго триг-. гера, второй выход дешифратара сое5982

1 динен со счетным входом счетчика и третьим входом третьего элемента И, причем блок преобразования информации содержит триггер, два элемента

И и два коммутатора„ причем синхровхоц блока соединен с С-входом триггера и первыми входами первого и второго элементов И, выходы которых соединены с управляющими входами первого и второго коммутаторов соответственно, выхацы которых соединены с выходом блока, информационные входы первого и второго коммутаторов соединены с информационным входом блока, вторые входы первого и второго элемeíòoâ И соединены с прямым и инверсным входами триггера соответственно.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок приема

2g содержит триггер, два элемента И и два регистра, причем синхровход блока соединен с первыми входами первого и второго элементов И и с входом триггера, прямой и инверсный выходы

25 которого соединены с вторыми входами первого и втарагo элементов И соответственно, выходы первого элемента

И соединены с первым выходом блока и с входом первого регистра, информаци3Q онный вход которого соединен с информационными входами второго регистра и блока, выход второго элемента И соединен с С-входом второго регистра, выход которого соединен с выходом бпока и вьгходом первого регистра, 1315982

1315982

Составитель А. Сиротская

Техред Н.Глуценко Корректор С. Черни

Редактор В. Нетраш

Тираж 672 Подписное

ВНИКНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д,4/S

Заказ 3411

Производственно"полиграфическое предприятие, г ° Ужгород, уп, Проектная, 4