Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1316089 А 1 (50 4 Н 03 M 1/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, „" " ".-.

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 3891254/24-24 (22) 05 ° 05.85 (46) 07.06.87. Бюл. Ф 21 (71) Владимирский политехнический институт (72) В.Г.Чернов (53) 681.325(088.8) (56) Гальперин П.А. и др. ИикроЭВМ

"Электроника C5" и их применение.—

М.: Советское радио, 1980, с. 34-35.

Авторское свидетельство СССР

В 702515, кл. Н 03 М 1/52, 1977. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ .(57) Изобретение относится к области автоматики и информационно-измерительной техники и может быть использовано в системах сбора аналоговой информации. Цель изобретения — повышение точности преобразования и расширение области применения эа счет возможности преобразования разнополярных быстроизменяющихся сигналов.

Аналого-цифровой преобразователь содержит и блоков 1 выборки-хранения, п блоков 2 формирования эталонного сигнала, и ключей 3, п дополнительных ключей 4, интегратор 5, компаратор 6, источник 7 опорного напряжения, блок 8 адресного выбора канала преобразования, блок 9 управления.

Цель изобретения достигается эа счет компенсации погрешностей блоков 1 ф с помощью блоков 2. 3 э.п. ф-лы, 4 ил.

16089 г

1 13

Изобретение относится к автоматике и информационно-измерительной технике и может быть использовано в системах сбора аналоговой информации, предназначенных для автоматизации технологических процессов и научных исследований.

Цель изобретения — повышение точности преобразования и расширение области применения за счет возможности преобразования раэнополярных быстроизменяющихся сигналов.

На фиг.1 приведена функциональная схема аналого-цифрового преобразователя; на фиг.2 — функциональная схема блока формирования эталонного сигнала; на фиг.3 — функциональная схема блока адресного выбора канала преобразования; на фиг.4 — функциональная схема блока управления.

Аналого-цифровой преобразователь (фиг.1) содержит и блоков 1.1-1.п выборки хранения, и блоков 2.1-2.п

Формирования: эталонного сигнала, п ключей 3.1-3.п и дополнительных ключей 4.1-4.п, интегратор 5, компаратор 6, источник 7 опорного напряжения, блок 8 адресного выбора канала преобразования, блок 9 управления.

Блок 2 формирования эталонного сигнала (фиг.2) выполнен на двух зарядных ключах 10.1 и 10.2, четырех ключах 11.1-11.4 выбора полярности, аналоговом запоминающем элементе, выполненном в виде конденсатора, 12 °

Блок 8 адресного выбора канала преобразования (фиг.3) выполнен на трех блоках 13-15 элементов И, распределителе 16 импульсов.

Блок 9 управления (фиг.4) выполнен на инверторе 17, семи элементах

И 18-24, двух формирователях ?5 и

26 импульсов, двух элементах ИЛИ 27 и 28, генераторе 29 тактовых импульсов, делителе 30 частоты, четырех триггерах 31-34.

Аналого-цифровой преобразователь работает следующим образом.

Возможны два режима работы аналого-цифрового преобразователя: преобразование п независимых входных сигналов и преобразование одного сигнала.

Рассмотрим первый режим. Основным недостатком интегрирующих АЦП является ограниченное быстродействие, в результате чего накладываются ограничения как на число независимых преобразуемых сигналов, так и на скоf5

55 рость изменения этих сигналов. Применение схем выборки-хранен™я частично устраняет это ограничение. Однако при большом числе входных каналов начинает сказываться разряд запоминающих емкостей в режиме хранения, что естественно приводит к погрешности аналого-цифрового преобразования.

Устранить укаэанные ограничения позволяет введение дополнительной запоминающей емкости с соответствующими ключами для каждого иэ и каналов преобразования. В начале преобразования триггеры 31-34 и делитель 30 частоты блока 9 управления устанавливаются в нулевое состояние. Импульсы с генератора 29 через элемент И

22 и элемент ИЛИ 28 поступают на распределитель 16 импульсов блока 8, а импульсы распределителя 16 — на входы блоков 1 и первые управляющие входы блоков 2 всех каналов.

В результате блоки 1 заряжаются входными сигналами до величины U1 — а i =- 1, 2, ..., п а конденсаторы 12 — до величины U, где

U — напряжение источника 7. После опроса всех каналов последний импульс распределителя 16 через элемент И 24 переключает триггер 33 в единичное состояние, элемент И 22 закрывается, триггер 34 также переходит в "1",а

АЦП вЂ” в режим преобразования входного сигнала. Так как распределитель 16 имеет кольцевую структуру, он автоматически возвращается на первую позицию. При этом скорость опроса каналов не меньше 1/(Т„ + „ „, ), где Т время интегрирования; Т„ „с — максимальная длительность выходного импульса преобразователя, соответствующая максимальному значению входного сигнала.

Элемент И 21 открыт сигналом с единичного выхода триггера 33, и на делитель 30 частоты, коэффициент деления которого определяет время интегрирования Т, поступают импульсы генератора 29 ° Первый импульс с элемента И 21 устанавливает триггер 32 в единичное состояние, которое сохраняется до появления выходного импульса делителя 30 частоты. Импульс с первой позиции распределителя 16 открывает первый из элементов И блока

15, замыка.-тся ключ 3.1, напряжение, хранящееся в блоке 1.1 поступает на интегратор 5. Значение напряжеСогласно известным соотношениям, описывающим работу двухтактного интегрирующего времяимпульсного преобразователя, длительность выходного импульса определяется

-ти /тр)

Пвх - е i К --------„----- Т, K = const . е-Пи+тт)/тРО1 и е

13160 ния, поступающее на интегратор с учетом возможных утечек, равно

- /тр,.

2, ° . °, п, где Т ; — постоянная разрядка емкости 5 в блоке 1.i i-го канала ° При отрицательном выходном сигнале интегратора 5 напряжение на выходе компаратора 6 имеет уровень логической "1", при положительном — уровень логического "0". В первом случае сигнал с выхода компаратора 6 подается непосредственно на первый вход элемента И

18, во втором — через инвертор 17 на первый вход элемента И 19. После окончания Т„ выходным сигналом делителя 30 частоты триггер 32 устанавливается в "0", а триггер 31 — в при этом соответствующий высокий по20 тенциал подается на вторые входы элементов 18 и 19, а также на вход элемента И 20, одновременно с этим закрывается элемент И 21, один из входов которого соединен с нулевым выходом триггера 31. В результате высокий потенциал появляется в зависимости от полярности входного сигнала на выходе либо элемента 18, либо элемен-. та 19, при этом открываются соответствующие пары ключей 11 выбора полярности напряжения с выхода соответствующего блока !.

Переключение триггера 31 в "1" открывает вентиль 20, через который проходят импульсы генератора 29 тактовых импульсов, одновременно включается соответствующий вентиль из группы 14, который замыкает определенный ключ 4. В результате к входу 4 интегратора 5 подключается конденсатор 12, и на входе интегратора 5 действует напряжение

- /тр„.

Uo =Uoe "; i= 1,2,...,п.

89

4 л

ПРи Тр, = Тро ° = К ->" - T e

Ц И

О учитывая что i с< Т . c = КТ ----.

П х

Э ро и о

Таким образом, в идеальном .случае утечка конденсаторов в блоках 1 не сказывается на точности измерения.

В реальных условиях Т р, Ф Т о; полной компенсации не достигается, однако ошибка иэ-за утечки конденсаторов в блоках 1 может быть уменьшена. Иэ соотношения (1) показатель экспоненты может быть представлен как (ТрТ ро,—

T Т; )/Тр, Tpp так как 7 cc Tpp( можно рассматривать как эквивалентную постоянную времени конденсаторов в блоках. Нетрудно видеть, что Т, »T;

Поскольку погрешность запоминания определяется постоянной разряда запоминающей емкости, увеличение этой постоянной снижает соответствующий уровень погрешности. Когда напряжение на выходе компаратора 6 становится равным нулю, закрывается один из элементов 18 или 19, происходит срабатывание по заднему франту одного иэ формирователей 26 или 25. Выходной импульс формирователя 26 (25) через элемент ИЛИ 27 поступает на R-вход триггера 31, который переключается в состояние "0", элемент И 20 закрывается, Число импульсов, прошедшее через этот вентиль, пропорционально измеряемому сигналу i-го канала. Перепад напряжений, возникший при переключении триггера 31, через элемент

ИЛИ 28 переключает распределитель 16 на одну позицию и начинается преобразование сигнала следующего канала.

После опроса всех 12 каналов импульс с последней ячейки распределителя через элемент И 23 переключает триггеры

33 и 34 в нулевое состояние, одновременно закрывается элемент И 21. Таким образам, вся схема возвращается в исходnoc состояние.

В режиме преобразования одного сигнала все ходы аналоговых сигналов объединяются и подключаются к источнику преобразуемого сигнала. Преобразователь работает аналогично предыдущему режиму.

Tм +7 и ро при условии, что

Po

-(—— (Т

К ---- е

Тр(с Тр;, Ти + «с 55 формула изобретения

1. Аналого-цифровой преобразователь, содержащий п ключей, где и—

1316089

5 число входных преобразуемых сигналов, выходы которых объединены, а управляющие входы подключены к соответствующим первым выходам блока адресного блока выбора канала преобраэо5 вания, первый вход которого подключен к первому выходу блока управления, первый вход которого подключен к выходу компаратора, два дополнительных ключа, выходы которых объединены, а 10 управляющие входы подключены к соответствующим вторым выходам блока адресного выбора канала преобразования, отличающийся тем, что, с целью повышения точности преабразо- 15 вания и расширения области применения за счет возможности преобразования разнопаляр«ых быстроизменяющихся сигналов, введены источник опорного «апряжения, n — 2 дополнительных ключей, 20 интегратор, и блоков формирования эталонных сигналов, и блоков выборкихранеиия, аналоговые входы котарьж являются входными шинами соответствующих каналов преобразования, выходы 25 подключены к аналоговым входам соответствующих и ключей, управляющие входы объединены с первыми управляющими входами соответствующих и блоков формирования эталонных сигналов 3О и подключены к соответствующим третьим выходам блока адресного выбора канала преобразования, соответствующие вторые выходы которого подключены к соответствующим управляющим входам и- 2 дополнительных ключей, четвертый выход подключен к второму входу блока управления, выходы с второго по четвертый которого подключены соответственно к входам с второго па четвер- 4р тый блока адресного выбора канала преобразования, пятый выход является выходной шиной, а шестой и седьмой выходы подключены соответственно к втоРым и тРетьим управляющим входам — 45 и блоков формирования эталонных сигналов, первые аналоговые входы которых объединены н подключены к первому выходу источника опорного напряжения, вторые аналоговые входы объединены и подключены к второму выходу источника опорного напряжения, выходы подключены к аналоговым входам соответствующих ll дополнительных ключей, выходы и — 2 из которых объединены с выходом первого дополнительного ключа и подключены к первому входу интегратора, к второму входу которого подключен выход первого из

6 п ключей, выход интегратора подключен к первому входу компаратара, второй вход которого подключен к шине нулевого потенциала.

2, Преобразователь по п.1, о т— л и ч а ю шийся тем, что блок формирования эталонного сигнала выполнен на первом и втором зарядных ключах, первом, втором, третьем и четвертом ключах выбора полярности, аналоговом запоминающем элементе, выполненном в виде конденсатора, первый вывод которого объединен с выходом первого и аналоговым входом четвертого ключей выбора полярности и подключен к выходу первого зарядного ключа, второй вывод конденсатора объединен с выходом второго и аналоговым входом третьего ключей выбора полярности и подключен к выходу второго зарядного ключа, управляющий вход которого объединен с управляющим входом первого зарядного ключа и является первым управляющим входом блока формирования эталонного сигнала, аналоговые входы первого и второго зарядных ключей являются соответственно первым и вторым аналоговыми входами блока формирования эталонного сигнала, при этом аналоговые входы первого и второго ключей выбора полярности объединены и подключены к шине нулевого потенциала, выходы третьего и четвертого ключей выбора полярности объединены и являются выходом блока формирования эталонного сигнала, управляющие входы первого и третьего ключей выбора полярности объединены и являются вторым управляющим входом блока формирования эталонного сигнала, а управляющие входы второго и четвертого ключей выбора полярности объединены и являются третьим управляющим входом блока формирования эталонного сигнала.

3. Преобразователь по п.1, о т л и ч а ю шийся тем, что блок адресного выбора канала преобразования выполнен «а первом, втором и третьем блоках элементов И и распределителе импульсов, вход которого является первым входом блока адресного выбора канала преобразования, п выходов подключены к соответствующим входам первых групп входов первого, второго и третьего блоков элементов

И,выходы которых являются соответствующими первыми, вторыми и третьими выходами блока адрес«аго выбора кана1316089 ла преобразования, входы вторых групп входов объединены соответственно в первом, втором и третьем блоках элементов И и являются соответственно вторым, четвертым и третьим входами блока адресного вь!бора канала преобразования, при этом n+i выход распределителя импульсов является четвертым выходом блока адресного выбора канала преобразования.

4. Преобразователь по п.l, о т— л и ч а ю шийся тем, что блок управления выполнен на генераторе тактовых импульсов, семи элементах И, двух формирователях импульсов, двух элементах ИЛИ, делителе частоты, четырех триггерах, инверторе, вход которого объединен с первым входом первого элемента И и является первым входом блока управления, а выход подключен к первому входу второго элемента И, выход которого является седьмым выходом блока управления и подключен к входу первого формирователя импульсов, выход которого подключен к первому входу первого элемента ИЛИ, выход которого подключен к входу установки в нулевое состояние первого триггера, второй вход подключен к выходу второго формирователя импульсов, вход которого подключен к выходу первого элемента И и является шестым выходом блока управления, второй вход первого элемента И объединен с вторым входом второго элемента И, первым входом второго элемента

ИЛИ, первым входом третьего элемента

И, подключен к прямому выходу первого триггера и является четвертым выходом блока управления, инверсный выход

1с

40 первого триггера подключен к первому входу четвертого элемента И, тактовый вход является третьим выходом блока управления и подключен к прямому выходу второго триггера, вход установки в нулевое состояние которого подключен к выходу делителя частоты, а вход установки в единичное состояние объединен с входом делителя частоты и подключен к выходу четвертого элемента И, второй вход которого объединен с вторым входом третьего элемента И, выход которого является пятым выходом блока управления, с первым входом пятого элемента И и подк. ючен к выходу генератора тактовых импульсов, третий вход четвертого элемента И подключен к прямому выходу третьего триггера, вход установки в нулевое состояние которого объединен с входом установки в нулевое состояние четвертого триггера и подключен к выходу шестого элемента И, первый вход которого объединен с первым входом седьмого элемента И и является вторым входом блока управления, второй вход подключен к прямому выходу четвертого триггера, инверсный выход которого подключен к второму входу седьмого элемента И, выход которого подключен к входу установки в единичное состояние третьего триггера, инверсный выход которого является вторым выходом блока управления и подключен к тактовому входу четвертого триггера и второму входу пятого элемента И, выход которого подключен к второму входу второго элемента ИЛИ, выход которого является первым выходом блока управления.

1316089

1316089 б

Составитель В.Першиков

Корректор A,Çèìoêoño

Техред Л Олеиник редактор Н.Лазаренко

Подписное

Тираж 901

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 2373/57

Производственно-полиграфическое предприятие, г. Ужго од ул. Проектная, 4