Устройство цифрового измерения ускорения

Устройство цифрового измерения ускорения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в высокоточных системах автоматического регулирования скорости или положения исполнительных механизмов с упругой кинематической связью и фазовыми датчиками положения. Цель изобретения - повышение надежности устройства за счет упрощения его схемы. В конце каждого периода работы делителя частоты 2 на два формирователь 3 импульсов вьфабатывает два последовательных импульса, по которым происходит запись числа, накопленного в счетчике 7, в регистр 10 и обнуление счетчика 7 для подготовки его к следующему такту работы. Отрицательное число представляется в счетчике 7 обратным кодом и схема ИСКЛЮЧАЮЩЕЕ ИЛИ 11 преобразует его в прямой код. Управление преобразова нием осуществляют знаковым разрядом i СО со со 05 4 фикТ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (5g4G 01 P 15 08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3851023/24-10 (22) 19. 12. 84 (46) 15. 06. 87. Бюл. ((- 22 (71) Всесоюзный научно-исследовательский, проектно-конструкторский и технологический институт релестроения и Чувашский государственный университет им. И.Н.Ульянова (72) Н.Т.Малюк и Д.А.Поздеев (53) 53 1.768(088 .8) (56) Бургин Б.Ш., Хорошавин В.П. Использование дополнительных обратных связей для модельного управления двухмассовой электромеханической системой. — B кн.: Электрооборудование автоматизированных установок.

Проектирование аналого-цифровых систем на интегральных схемах /Под ред. Б.В.Шамря. M.: Машиностроений, 1976, с. 177-180, 194-195.

Патент ВНР Ф 162993, кл. G 01 Р 3/Хб, 1969.

Авторское свидетельство СССР

Р 685987, кл. G 01 P 15/08, 1978. (54) УСТРОЙСТВО ЦИФРОВОГО ИЗМЕРЕНИЯ

УС КОР ЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в высокоточных системах автоматического регулирования скорости или положения исполнительных механизмов с упругой кинематической связью и фазовыми датчиками положения.

Цель изобретения — повышение надежности устройства за счет упрощения

его схемы. В конце каждого периода . работы делителя частоты 2 на два формирователь 3 импульсов вырабатывает два последовательных импульса, по которым происходит запись числа, накопленного в счетчике 7, в регистр

10 и обнуление счетчика 7 для подготовки его к следующему такту рабаты.

Отрицательное число представляется в счетчике 7 обратным кодом и схема

ИСКЛЮЧАЮЩЕЕ ИЛИ 11 преобразует его в прямой код. Управление преобразова нием осуществляют знаковым разрядом

1 13173

Изобретение относится к вычислительной технике и может быть использовано в высокоточных системах автоматического регулирования скорости или положения исполнительных механиз- 5 мов с упругой кинематической связью и фазовыми датчиками положения.

Бель изобретения — повышение надежности устройства за счет упрощения ceo схемы. 10

На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2 . эпюры напряжений на выходах блоков схемы, поясняющие работу устройства.

Устройство состоит из нуль-орга- на 1 частотного датчика скорости, делителя 2 частоты на два, представляющего собой Э-триггер, формирователя 3 импульсов, генератора 4 импуль 0 сов стабильной частоты, ключей 5 и

6, реверсивного счетчика 7, состоящего из триггера 8 младшего разряда и блока 9, включающего в себя все остальные разряды счетчика, регисгра 10, дешифратора 11, представляющего собой блок схем ИС (ЛЮЦАЮЩЕЕ ЩЯ двухвходовой схемы ИЛИ 12 и блока 13 обнуления младшего разряда счетчика.

На вход 14 нуль-органа 1 поступает З7 напряжение П„„ с выхоца датчика фазового чли импульсного типа (не показан) частоты f . выход 15 нуль-органа 1, являющийся выходом датчика, соединен с входом делителя 2 часто35 ты на два, прямой выход 16 которого соединен с входом формирователя 3 импульсов и первым входом ключа 5, а инверсный выход 17 соединен с первым входом ключа 6. Первый вьцсод 18 формирователя 3 импульсов соединен с входом разрешения записи регистра

10, а второй выход 19 — с входом обнуления старших разрядов счетчика и с первым входом схемы ИЛИ 12. Вьгход

20 генератора 4 соединен с вторыми входами ключей, выходы 21 и 22 которых соединены соответственно с входами сугжирования и вычитания триггера 8 младшего разряда счетчика. ®

Прямой выход 23 младшего разряда 8 соединен с входом обнуления блока 13 обнуления младшего разряда счетчика, с входом суммирования второго разряда счетчика, входящего в блок 9, первым входом регистра 10, инверсный выход 24 — с входом вычитания старших разрядов счетчика. Выход 25 заема счетчика 7 соединен с входом

64 2 блока 13, а счетные выходы 26 соединены с входами регистра 10, выходы

27 и 28 которого соединены с входами схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и знаковым выходом устройства.. Выход 29 схемы

ИСИПОЧАЮЩЕЕ ИЛИ являются выходами устройства, нри этом выход 30 блока

13 соединен с вторым входом схемы

ИЛИ 12, выход 31 которой соединен с входом обнуления триггера 8младшего разряда счетчика 7.

Устройство работает следующим образом.

При переходе через нуль напряжения П„„ вьгходной обмотки датчика нуль-орган 1 формирует прямоугольные импульсы, которые поступают на вход делителя 2 на два. Прямой 16 и инверсный 17 выходы делителя 2 на, два управляют первым 5 и вторым 6 ключами, пропускающими импульсы f высокочастотного генератора 4 соответственно на суммирующий и вычитающий входы реверсивного счетчика 7. В конце каждого периода работы делителя 2 на два формирователь 3 импульсов вырабатывает два последовательньгх импульса 18 и 19, по которым происходит запись числа, накопленного в счетчике 7, в регистр 10 и обнуление счетчика для подготовки его к следующему такту работы. Отрицательное число представляется в счетчике обратным кодом, поэтому введена схема ИСКЛЮЧАЮЩЕЕ ИЛИ, преобразующая

erQ в прямой код 29. Управление преобразованием осуществляется знаковым разрядом 28 регистра 10.

Таким образом, в течение первого периода напряжения Б„„(Т „„ ) в реверсивном счетчике суммируются импуль сы генератора. а в течение второго (Т„„2 ) - вычитаются, При вращении объекта со скоростью, частота выходного сигнала датчика положения меняется по закону

М

f n о-!! где Š— частота питания датчика.

Следовательно, если объект неподвижен или вращается с постоянной скоростью, то T » Т „2 и к концу второго периода N О. При вращении объекта с ускорением Т д„„Ф T AI72 менту считывания код в счетчике больme или меньше нуля в зависимости от

) г

f

L0q

---) f ,(2) "")ъ()г (2f

2(f02

Ф

21Г

E /2II

N кй

Ф f

fЗ Г о (3) 3 131, 3 направления вращения, поэтому получают отличное от нуля значение N< .

И =(Т„„„-Т,„,)С,=(p,п

Lu1 (A/1

a(— — — — — )

2 2

f. .г

Т ДII +TP,Ïã 21i (Е + — -) (+ — =)

u)1 "т

О 2 7(О 2 н т.е. выходной код устройства пропорционален ускорению объекта. Здесь ц и и> — средние значения скорос1 1 ти объекта за период Т*„ и Т* соI (dan ответственно. Величины (f + - -) и

<> 2 II

И (f + -«-) обуславливают нелинейность 25 о 2У

I измерителя, однако при реальных величинах f = (2,5-10) кГц и (ы /2а)„„,„=

20-60 Гц последней можно пренебречь и считать характеристику линейной:

В предлагаемой схеме при переходе кода счетчика 7. в режиме вычита- 35 ния через нуль (из 000...00 в 111...

11) происходит потеря информации соответствующей одному импульсу, так как оба числа соответственно в прямом и обратном коде равны нулю. Чтобы избежать это и тем самым повысить точность измерения, необходимо переВодить код счетчика при вычитании из 000...00 в 111...10. Для этого в устройство дополнительно введены 45 схема ИЛИ 12 и схема 13 обнуления младшего разряда счетчика 7. Ее выход 30 устанавливается в "1" при переходе кода счетчика 7 через нуль по сигналу с выхода 25 заема счетчи- 50 ка и воздействует через схему ИЛИ

12 на R-вход триггера младшего разряда счетчика. Установка последнего в "0" блокирует схему обнуления млад-, L 44 4 шего разряда 13 сигналом с выхода

23, и дальнейшее. вычитание происходит, начиная с кода 1111...10.

Формула изобретения

Устройство цифрового измерения ускорения, содержащее частотный датчик скорости, два ключа, реверсивный счетчик импульсов, генератор, дешифратор, причем выход датчика скорости соединен с первыми входами ключей, вторые входы которых соединены с выходами генератора, а выходы первого и второго ключей соединены с входами суммирования и вы"итания соответственно реверсивного счетчика, соединенного своими выходами с входами дешифратора, о т л и ч а:o щ е е с я тем, что, с целью повышения надежности устройства, в него введены два Dтриггера, двухвходовая схема ИЛИ, регистр памяти и формирователь импульсов с двумя выходами, причем задний фронт импульса с первого выхода совпадает с передним фронтом импульса с второго выхода, при этом выход датчика соединен с входом первого D-триггера, прямой выход которого соединен напрямую с входом формирователя импульсов и первым входом первого ключа, а его инверсный выход — с первым входом второго ключа, первый выход формирователя импульсов соединен с входом разрешения записи регистра памяти, а второй выход соединен с входами обнуления старших разрядов счетчика и с первым входом схемы ИЛИ, второй вход которой соединен с выходом второго D-триггера, соединенного входом с выходом заема счетчика, выход схемы ИЛИ соединен с входом обнуления младшего разряда счетчика, соединенного прямым выходом с входом суммирования второго разряда счетчика, входом обнуления второго D-триггера и первым входом регистра, а инверсным выходом — с входом вычитания старших разрядов счетчика, выходы старших разрядов счетчика соединены с входами старших разрядов регистра, выходы которого соединены с входами дешифратора и знаковым выходом устройства.

1317364

Составитель В.Пименов

Редактор А.Ревин Техред М.Ходанич Корректор Г.Решетник.

Заказ 2417/40 Тираж 776 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная 4