Умножитель частоты

Умножитель частоты

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и связи. Цель изобретения - повышение точности умножения частоты. Bx.f Умножитель частоты содержит блок синхронизации 1, формирователи 2 и 13 импульсов, опорный г-р 3, счетчик 4, регистры 5 и 6 памяти, блоки ключей 7 и 8, сумматоры 9 и 10, блок набора 11 коэф. умножения и .эл-т ИЛИ-НЕ 12, В результате работы регистра 6 и сумматоров 9 и 10 в режиме накапливающего сумматора в данном устройстве осуществляется изменение начального значения суммы чисел на величину остатка от предьщущего накопления, что необходимо для более точного формирования выходного сигнала. Цель достигается введением блока синхронизации 1, блоков ключей 7 и 8, сумматоров 9 и 10, блока набора 11 и зл-та 12. 2 Ш1. 0U2.f

СОЮЗ СОЕЕтСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) 1 2 А1 (5D 4 Н 03 В 19/00

grip

I / д

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н ABTO0CHGMV СВИДЕТЕЛЬСТВУ (21) 4013381/24-09 (22) 12. 12. 85 .(46) 15.06.87. Бюл. Р 22 (71) Специальное опытное проектноконструкторско-технологическое бюро

СО ВАСХНИЛ (72) В,Б. Ан и А.А; Иищенков (53) 621.373.4(088.8) (56) Авторское свидетельство СССР

Ф 966848, кл. Н 03 В 19/00, 1981.

Авторское свидетельство СССР

Ф 1018190, кл. Н 03 В 19/10, 1982. (54) УМНОЖИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к радиотехнике и связи. Цель изобретения— повышение точности умножения частоты.

Умножитель частоты содержит блок синхронизации 1, формирователи 2 и 13 импульсов, опорный r-p 3, счетчик 4, регистры 5 и 6 памяти, блоки ключей

7 и 8, сумматоры 9 и 10, блок набора 11 коэф. умножения и эл-т ИЛИ-НЕ

12. В результате работы регистра 6 и сумматоров 9 и 10 в режиме накапливающего сумматора в данном устройстве осуществляется изменение начального значения суммы чисел на величину остатка от предыдущего накопления, что необходимо для более точного формирования выходного сигнала. Цель достигается введением блока синхронизации 1, блоков ключей 7 и 8, сумматоров 9 и 10, блока набора 11 и эл-та

ИЛИ-НЕ 12, 2 ил.

1 13176

Изобретение относится к радиотехнике и связи и может быть использовано для измерения фазовых характеристик сигналов, Цель изобретения — повышение точности умножения частоты.

На фиг. 1 представлена функциональная схема умножителя частоты, а на фиг. 2 - временные диаграммы, поясняющие его работу, 10

Умножиуель частоты содержит блок

1 синхронизации, первый формирователь 2 импульсов, опорный генератор

3, счетчик 4, первый 5 и второй 6 регистры памяти, первый 7 и второй

8 блоки ключей, первый 9 и второй 10 сумматоры, блок 11 набора коэффициентов умножения, элемент ИЛИ-НЕ 12 и второй формирователь 13 импульсов.

Умножитель частоты работает сле- 20 дующим образом.

На первый вход блока 1 синхронизации поступает входной сигнал в виде периодической последовательности импульсов (фиг. 2а). При поступлении очередного импульса входного сигнала

1на первом выходе блока синхронизации формируется управляющий импульс (фиг. 2в), длительность которого равна 1,5 периода следования импульсов ЗО. с выхода опорного генератора 3 (Фиг. 2б). На втором выходе блока 1 синхронизации формируется последовательность коротких импульсов (фиг.2г), Первый формирователь 2 по фронту уп-. равляющего импульса (фиг. 2в) формирует (на первом входе) первый импульс (фиг. 2д) и с некоторой задержкой (на втором выходе) второй импульс (фиг. 2е), который устанавлива- 40 ет счетчик 4 в ноль. Результат измерения предыдущего периода входного сигнала в виде двоичного кода числаN (с выхода счетчика 4) по первому импульсу (с выхода первого формирова- 45 теля 2) переписывается в первый регистр 5. Одновременно второй регистр

6 устанавливается в ноль и на выходе второго формирователя 13 появляется импульс (фиг. 2л) выходного сигнала. 5р

Управляющий импульс (фиг. 2в) закрывает первый блок ключей 7 и поступает на первый вход элемента ИЛИ-НК

12, с выхода которого инвертированный управляющий импульс (фиг. 2ж) открывает второй блок 8 ключей. Двоичный код числа — Х через второй блок 8 ключей и второй сумматор 10 поступает на информационный вход вто42 2 рого регистра 6 и записывается в него с приходом очередного импульса на вход записи (фиг. 2г). На выходе первого сумматора 9 устанавливается двоичный код числа — N (фиг. 2и). По срезу управляющего импульса первый блок 7 ключей открывается, а второй блок 8 ключей закрывается. Двоичный код числа К (где К вЂ” коэффициент умножения умножителя частоты) с выхода блока 11 поступает на первый вход первого сумматора 9, на выходе которого устанавливается двоичный код числа — N+K. Совместно блоки 6,9 и

10 работают как накапливающий сумматор до появления на выходе переноса первого сумматора 9 сигнала "1", который поступает на второй вход элемента ИЛИ-НЕ 12 и второй. вход второго фбрмирователя 13. На выхбде второго формирователя 13 появляется очередной импульс выходного сигнала (фиг. 2л), второй блок ключей 5 открывается и двоичный код числа — N поступает на второй вход второго сумматора 10. После записи суммы — N+K во второй регистр 6 на выходе переноса первого сумматора 9 устанавливается "0" и второй блок 8 ключей закрывается. Снова блоки 6,9 и 10 работают в режиме накапливающего сумматора, но начальное значение суммы изменяется на величину остатка от предыдущего накопления, что необходимо для более точного формирования выходного сигнала. Одновременно производится измерение текущего периода входного сигнала с помощью опорного генератора

3 и счетчика 4.

Формула и з обретения

Умножитель частоты, содержащий последовательно соединенные опорный генератор и счетчик, первый и второй регистры памяти, первый и второй формирователи импульсов, о т л и ч а юшийся тем, что, с целью повышения точности умножения частоты, введены последовательно соединенные блок набора коэффициентов умножения, первый блок ключей, первый сумматор и второй сумматор, последовательно соединенные блок синхронизации, элемент

ИЛИ-НЕ и второй блок ключей, информационный вход которого соединен с выходом первого регистра памяти, а выход второго блока ключей соединен с вторым входом второго сумматора, выход переноса первого сумматора соеди3 1317642 4 нен с первым входом второго формиро- торого соединен с входом записи втователя импульсов и с вторым входом рого регистра памяти, вход записи элемента ИЛИ-НЕ, первый вход блока регистра памяти объединен с входом синхронизации является входом сигнала установки нуля второго регистра памяумножаемой частоты, а второй вход 5 ти и вторым входом второго формирова. блока синхронизации соединен с выхо- теля импульсов и соединен с первым дом опорного генератора, вход перво- выходом первого формирователя импульго формирователя импульсов объединен сов, второй выход которого соединен с с управляющим входом первого блока входом установки нуля счетчика, выключей и соединен с первым выходом 10 ход второго формирователя импульсов блока синхронизации, второй выход ко- является выходом умножителя частоты.

Составитель В. Максимов

Редактор Л. Пчелинская Техред N.Õîäàíè÷ Корректор А

Заказ 2434/54 Тираж 901 Подписное

ВНИКНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4