Приемник дискретных сигналов

Приемник дискретных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится .к технике связи. Цель изобретения - повышение помехоустойчивости путем повьшения точности адаптации к АЧХ канала связи и текущему спектру.помех. Устр-во содержит фильтры 1, амплитудные детекторы 2, коммутатор 3, инвертор 4, блоки 5 сравнения, пороговые блоки 6, решающий блок 7, запоминающие блоки 8, ключи 9, блок 10 выбора режима, формирователь 11, генератор 12 тактовых импульсов, синхронизатор 13.Фильтры 1 - узкополосные. В устр-ве используются три канала, каждая элементарная посылка несет больше одного бита информации. Схема блока 7. построена так, что при поступлении сигнала по 1-му каналу блок 7 вырабатывает последовательность символов 00, по 2j-My - 11, по 3-му - 10 (возможны и др. варианты). 3 ил. с сл cfrtfSi

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ)УБЛИК (19) (11) А1 (50 4 H 04 В 0

/ Tp г

) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСК0МУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3990594/24-09 (22) 12. 12.85 (46) 15.06.87. Зюл. ¹ 22 (71) Московский институт инженеров гражданской авиации (72) С.Ж. Кишенский, Г.10. Бубеннова, С.Ю. Дьпплевский и В.А. Решетников (53) 621.394.62(088.8) (56) Авторское свидетельство СССР № 771889, кл. Н 04 В 1/10, 1978, (54) ПРИЕМНИК ДИСКРЕТНЫХ СИГНАЛОВ (57) Изобретение относится,к технике связи. Цель изобретения — повьппение помехоустойчивости путем повьппения точности адаптации к АЧХ канала связи и текущему спектру помех. Устр-во содержит фильтры 1, амплитудные детекторы 2, коммутатор 3, инвертор 4, блоки 5 сравнения, пороговые блоки

6, решающий блок 7, запоминающие блоки 8, ключи 9, блок 10 выбора режима, формирователь 11, генератор 12 тактовых импульсов, синхронизатор 13.Фильтры 1 — узкополосные. В устр-ве используются три канала, каждая элементарная посылка несет больше одного бита информации. Схема блока 7,построена так, что при поступлении сигнала по 1-му каналу блок 7 вырабатывает последовательность символов "00" по 2-му — "11", по 3-му - "10" (возможны и др. варианты). 3 ил.

1 13176

Изобретение относится к технике электрической связи и может использоваться в системах передачи дискретной информации и телеграфии по частотно-ограниченным каналам связи.

Цель изобретения — повышение помехоустойчивости путем повышения точности адаптации к амплитудно-частотной характеристике канала связи и текущему спектру помех. to

На фиг. 1 изображена структурная электрическая схема предложенного приемника, на фиг..2 — структурная схема блока выбора режима, на фиг.3— структурная схема решающего блока.

Приемник содержит фильтры 1, амплитудные детекторы 2, коммутатор 3, инвертор 4, блоки 5 сравнения, пороговые блоки 6, решающий блок 7, запоминающие блоки 8, ключи 9, блок 10 2р выбора режима, формирователь 11, генератор 12 тактовых импульсов и синхронизатор 13.

Блок 10 состоит из элементов ИЛИ

14, вычитающих блоков 15, пороговых 25 блоков 16, элементов НЕ 17, первого ,аналогового сумматора 18, первых 19 и вторых 20 ключей, аналогового делителя на три 21, аналогового делителя на два 22, аналогового сумматора 3р

23, элемента НЕ 24, элемента И 25, элемента И-ИЛИ 26 и элемента И 2Z.

Решающий блок 7 выполнен на элементе

И 28, элементах ИЛИ 29 и 30; элементах И-ИЛИ 31-33, триггерах 34-36, элементе ИЛИ 37, триггере 38, умножителе частоты на два 39, формирователе 40, элементе И 41, элементах ИЛИ

42 н 43 и триггеров 44 и 45.

Приемник работает следующим обра- 4р зом.

При отсутствии полезного сигнала или идентичных характеристиках фильтров 1 и амплитудных детекторов 2 воздействие помех не вызывает сра- 45 батывания пороговых блоков 6 и на выходе решающего блока 7, не появляется разрешенных значений символа.

При появлении полезного сигнала на выходах соответствующих блоков 5 сравнения появляется сигнал рассогласования, который вызывает срабатывание соответствующих пороговых блоков 6 и решающий блок 7 вьдает требуемое значение информационного символа. При появлении сигналов в канале, используемом для сравнения с остальными, срабатывают все пороговые блоки 6. При появлении полезного сиг66 2 нала в одном из остальных KBHBJIoB срабатывает пороговый блок 6, соответствующий этому каналу. Все остальные сочетания сработавших пороговых блоков 6 являются для приемника запрещенными. Реально полезный сигнал на входе одного из каналов приемника присутствует всегда. Отсутствие хотя бы одного сигнала в каналах приемника может быть вызвано помехой и вызывает появление в решающем блоке 7 сигнала стирания.

Вьдача информации решающим блоком 7 на выход производится по сигналам с синхронизатора 13, причем, поскольку число каналов больше или равно трем, принятие одной посылки вызывает появление на выходе более одного символа. С синхронизатора 13 сигналы поступают на формирователь.

11„ обеспечивающий запись мгновенного значения уровня сигналов с требуемым значением фазы элементарной посылки в запоминающие блоки 8. С приходом очередного импульса от формирователя 11 происходит перезапись в запоминающем блоке 8 мгновенного значения сигнала в канале приемника, запоминающие блоки 8 выполняют функции выборки и хранения, перезапись производится одним импульсом.

Момент перезаписи определяется формирователем 11 и обусловлен двумя факторами: момент времени внутри элементарной посылки выбирается из условий установления входного сигнала, т.е. окончания переходных процессов, при изменении канала приемника, по которому идет сигнал, формирователь

11 может включать делитель, который осуществляет выбор частоты подстройки, т.е. сравнение каналов, выбор среднего значения осуществляется не по каждой посыпке, а через определенное число посыпок, что обусловлено медленным изменением амплитудночастотной характеристики канала связи и спектра помех, а также снижением числа и длительности переходных процессов при изменении сравниваемого канала °

Определение решающим блоком 7 значения принятого сигнала позволяет одновременно определить номер канала приемного, по которому принят полезный сигнал. Решающий блок 7 выдает управляющий сигнал на ключи

9 и блок 10 выбора режима. Ключ 9, 3 13176 соответствующий каналу, по которому принят полезный сигнал, закрывается и не пропускает данное значение сигнала в соответствующем канале приемника на вход блока 10, для вычисления 5 среднего значения, Блок 10 выполняет следующие функции: определяет среднее значение сигнала по всем каналам приемника: определяет номер канала приемника, значение сигнала в кото- 10 ром наиболее близко к среднему значению и выцает сигналы на коммутатор

3 и решающий блок 7 для,их переключения таким образом, чтобы для сравнения с остальными использовался тот 15 канал приемника, значение сигнала в котором наиболее близко к среднему.

Схемы коммутатора 3 и решающего бло ка 7 выполнены таким образом, чтобы .. обеспечить йнвариантность выхода при-20 емника от номера канала, выбранного для сравнения с остальными. Далее (для следующей посылки) схема работает аналогичным образом. При возникновении ситуации, когда решающий 25 блок 7 не выдает ни одного разрешенного значения символа, по сигналу, выдаваемому им непосредственно на блок 10 происходит изменение коэффициента усреднения для правильного Зр разрешейия проблемы вычисления среднего, так как в этом случае ни один запрещающий сигнал на ключи 9 не поступает и на блок 10 подаются сигналы со всех запоминающих блоков 8 (в неопределенной ситуации целесообразно принимать решение по всем каналам, так как неизвестно, какой следует исключить из анализа). При испольl зовании трех каналов коэффициент усред- 4р нения изменяется с "2" по "3". Коммутатор 3 и решающий блок 7 в этом случае позволяет осуществить инвариантность выходного сигнала.

Фильтры 1 являются узкополосными.

Выходной сигнал на синхронизатор 13 поступает в момент смены одного значения входного сигнала приемника на .другой. Момент смены может быть искажен помехами и расхождением частот задающих генераторов передатчика и приемника, однако синхронизатор .13 за счет принципа функционирования и наличия демпфирующего устройства, 55 обеспечивает тактовую (фазовую) подстройку частот принимаемого сигнала и местного генератора тактовых импульсов.

66 4

Блок 10 работает следующим образом.

Сигналы с ключей 9 поступают на первый аналоговый сумматор 18 и при выдаче решающим блоком 7 разрешенного изменения символов (на вход 46 поступает единичный сигнал и открывает ключ 20) поступают на аналоговый делитель на два 22 и через аналоговый

Канал 1 =24x17 х17з+35х(33х17 х17»)

Канал 2 = 24х16 х17. +35x(32x17 +

+34х16, );

Канал 3 = 24х16 х16 +35х(32х16 +

+33х16ъ )

Сигналы с элементов НЕ 17 являются инверсиями соответствующих сигналов с пороговых блоков !6.

Например, если сигнал- с вычитающего блока 15, больше сигнала с вычитающего блока 15 и оба они больше сигнала с вычитающего блока 15 то при наличии разрешенного значения символа с решающего блока 7 (на входе 46-"1") и при единичном сигнале на входе 50 (что соответствует решению решающего блока 7 о том, что сигнал передавался по второму каналу) решение о передаче сигнала по.первому каналу вызывает появление единичного сигнала на входе 51, а по третьему— на входе 52, в соответствии с выражениями (1) при нулевом значении порога срабатывания пороговых блоков

16 на них соответственно появляются сигналы 16,=1, 16 =1, 16р1, а на элементах HE 17, ="О" (для сравнения с ос.тальными будет выбран третий канал, так как только вторая часть выражения для канала 3 принимает значение

"1". При отсутствии разрешенного значения символа (35=0,24 2 i, 32 =

= 33 = 34 = О) будет сделан тот же выбор по первой части для канала 3 в выражении (1). B любом из описанных случаев появляется сигнал на выходе 53, что свидетельствует о выборе для сравнения с остальными третьего канала. Аналогично при выборе второго канала появляется сигнал на выходе 54, а при выборе первого— на выходе 55.

Решающий блок 7 работает следующим образом.

В зависимости от того, какой канал используется в сумматор (второй вход его закрыт ключом 9) на вторые входы вычитающих блоков 15, вычитаются из

5 13176 значений сигналов, поступивших с соответствующих запоминающих блоков 8.

Вычитающие блоки 15 определяют мо/ дуль разности соответствующего сигнала с запоминающих блоков 8 и среднего значения аналогового сумматора

23.

Допустим, что на входы 47-49 поступают сигналы соответственно с первого, второго и третьего каналов f0 приемника. Далее. логика работы блоков приемника инвариантна номеру канала, используемого для сравнения с остальными на блоках 5 сравнения.

Пороговые устройства определяют 15 знак разности между модулями, поступившими с вычитающих блоков 15.

П р / /Пд Па/

/Пу-Пса /-/П,-Пса /э

16,= /U, U,„ /-!u,-è„/, 20 где 16, ь — соответственно выходы пороговых блоков 16. При положительном знаке разности пороговые блоки

16 выдают единичный сигнал, в противном случае — нулевой. 25

Когда решающий блок ? не выдает ни одного разрешенного значения символа, на входе 46 имеется нулевой сигнал, срабатывает (открывается) ключ 19 и происходит усреднение по 30 всем каналам через аналоговый делитель на три 21. Ключ 20 в это время закрыт.

Логические выражения для каждого канала имеют вид: в приемнике для сравнения с остальными, выходы триггеров 34, 35 и 36 для инвариантной работы приемника от выбранного канала приемника должны реализовать следующие логические функции: ° 40 (34)- (канал 1) = 56x(57+58)+

+ 56х 59х 60, (35) — (канал 2) =56х60+59х58+

+56x59x57, (36) †(канал 3) = 59х(60х57)+

+56x59x58.

При различных каналах, использующихся для сравнения с остальными,по входам 56 и 59 поступают соответственно сигналы со следующих каналов: при выборе для сравнения канала 1 по входу 56 поступает сигнал с канала 2, по входу 59 — с канала 3, при выборе канала 2 по входу 56 поступает сигнал с канала 1, по входу 59 с канала 3, при выборе канала 3 по входу 60 поступает сигнал с канала

1, по входу 59 - сигнала 2.

66 6

При отсутствии хотя бы одного разрешенного значения символа с выходов элементов И-ИЛИ 31,3?, и 33 поступают нулевые значения сигналов и через элементы ИЛИ 37 в триггер 38 записывается "0", что.свидетельствует о неопределенной ситуации, и усреднение в соответствии с алгоритмом работы блока 10 проводится по всем трем каналам.

Исходной информацией для вычисления решающим блоком 7 данных о канале, по которому поступил полезный сигнал, является информация, поступающая на решающий блок 7 с пороговых елоков 6 по входам 56 и 59 (зто комплексная информация о взаимном состоянии сигналов в каналах приемника), а также информация о том, ка кой сигнал выбран в данном такте для сравнения (входы: 60 — канал 1, 57 — канал 2, 58 — канал 3). Эта информация является необходимой и достаточной для правильной работы решающего блока 7.

Поскольку в приемнике используются три канала, каждая элементарная посылка несет больше одного бита информации. Схема решающего блока построена так, что при поступлении сигнала по первому каналу решающий блок

7 вырабатывает последовательность символов "00", по второму — "11" по третьему — "10" (возможны и любые другие варианты). Элементы И 41 и

ИЛИ 42 вырабатывают соответствую- щие сигналы для переключения триггеров 44 и 45, Выход элемента И 41, на вход которой подан сигнал с элемента И-ИЛИ 31, подключен к входу элемента ИЛИ 43 и входу установки в "0" триггера 44. Выход элемента

И 41, к входу которого подключен выход элемента И-ИЛИ 32, соединен с входом элемента ИЛИ 42 и входом установки в "1". триггера 45. Выход элемента И 41, к входу которого подключен выход элемента И-ИЛИ 33, соединен с входами элементов ИЛИ 42 и 43, выходы которых подключены соответственно к входу установки в "1 триггера 44 и входу установки в "0" триггера 45, обеспечивая работу выходной схемы в соответствии с описанными соотношениями сигналов в каналах и выходных пос -.едовательностей символов, Формула

7 13176 изобретения

Приемник дискретных сигналов,содержащий п каналов (где n ) 3), каждый из которых состоит из последовательно 5 соединенных фильтра и амплитудного детектора, последовательно соединенных блоков сравнения и пороговых блоков, выходы амплитудных детекторов подключены к информационным входам 10 коммутатора, выходы которого соединены с первыми входами блоков сравнения, объединенные вторые входы которых подключены к соответствующему выходу коммутатора через инвертор, выходы 15 .пороговых блоков соединены с информационными входами решающего блока, входы фильтров и первый вход синхронизатора объединены и являются входом приемника, выход генератора так- 20 товых импульсов соединен с вторым входом синхронизатора, выход которого соединен с управляющим входом решающего блока, о т л и ч а ю щ и й66 с я тем, что, с целью повышения помехоустойчивости путем повышения точности адаптации к амплитудно-частотной характеристике канала связи и текущему спектру помех, в него введены формирователь, блок выбора режима и последовательно соединенные запоминающие блоки и ключи, причем информационные входы запоминающих блоков соединены с выходами амплитудных детекторов, выход синхронизатора через формирователь соединен с объединенными управляющими входами запоминающих блоков,.управляющий выход решающего блока соединен с входом блока выбора режима, управляющие входы которого объединены с управляющими входами ключей и соединены с соответствующими выходами решающего блока, выходы ключей соединены с информационными входами блока выбора режима, выходы которого соединены с объединенными соответствующими входами коммутатора и решающего блока.

1317666

Составитель Н. Лазарева

Техред Л.Олийнык Корректор И. Муска

Редактор Л. Пчолинская

Подписное Заказ 2436/55 Тираж 638

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4