Устройство для контроля тракта передачи данных

Устройство для контроля тракта передачи данных

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) SU (и) (5D4 Н 04 В 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ ИОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТИРЫТИЙ (21) 3999318/24-09 (22) 26.12.85 (46) 15.06.87. Вюл. Р 22 (72) Н.М. Золотоносов, Г.П. Евланов и М.О. Старобинский (53) 621.391.8:621.394(088.8) (56) Авторское свидетельство СССР

Ф 477547, кл. Н 04 В 3/00, 1973. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ TPAK À

ПЕРЕДАЧИ ДАННЫХ ,(57) Изобретение обеспечивает повышение достоверности при одновременном повышении быстродействия. Устройство содержит пять декодеров 1,34, 39, 43, 63, датчик 2 контрольного текста, распределитель 3, четырнадцать элементов ИЛИ 4, 6, 10, 11, 18, 26, 29, 32, 36, 41, 51 53, 60, 61, семнадцать элементов И 5, 7, 13, 16, 19, 23-25, 28, 35, 37, 38, 47, 49, 50, 57, 59, два сумматора 8, 21, шесть элементов задержки 9, 14, 27, 54, 56, 64, восемь триггеров 12, 22, 30, 31, 45, 48, 55, 58, два таймера

13

i5 44, два элемента НЕ 17, 46, три счетчика 33, 40, 62, регистр 20, реверсивный счетчик 42, делитель частоты 52 и блок 65 передачи данных.

Блок 65, приняв из тракта передачи: данных комбинацию испытательного текста, формирует сигнал, по которому с датчика 2 на сумматор 8 поступает первая кодовая комбинация (КК).

На другой вход сумматора 8 поступает аналогичная комбинация из блока 65.

Если в результате сравнения комбинаций в сумматоре 8 ошибки не будут обнаружены, то. будет осуществляться сравнение следующей комбинации. Если сумматор 8 выделит сигнал ошибки, 17667 то происходит проверка исправности стык а между блоком 65 и устрой ством контроля. При этом из блока 65 повторно выводится комбинация, при которой была обнаружена ошибка. Повторная комбинация поступает только на сумматор 21, где происходит сравнение ее с записанной ранее в регистре 20 комбинацией. Ошибки, выявленные сумматором 21, фиксируются счетчиком 40.

Таймер 15 совместно с триггером 22 обнаруживает подряд идущие сигналы ошибок, число которых подсчитывает счетчик 33. По результатам анализа ошибок уточняетсячисло зафиксированных не обнаруженныхв блоке 65 ошибок.1 ил.

Изобретение относится к технике передачи данных и может испольэоваться для обнаружения ошибок на выходе тракта передачи данных.

Цель изобретения - повышение до- 5 стоверности при одновременном повышении быстродействия.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство для контроля тракта передачи данных содержит первый декодер 1, датчик 2 контрольного текста (ДКТ), распределитель 3, первый элемент ИЛИ 4, первый элемент И 5, второй элемент ИЛИ 6, второй элемент.

И 7, первый сумматор 8, первый элемент 9 задержки, третий 10 и четвертый 11 элементы ИЛИ, первый триггер

12, третий элемент И 13, второй элемент 14 задержки, первый таймер

15, четвертый элемент И 16, первый элемент НЕ 17, пятый элемент ИЛИ 18, пятый элемент И 19, регистр 20, второй сумматор 21, второй триггер 22, шестой 23, седьмой 24 и восьмой 25 элементы И, шестой элемент ИЛИ 26, третий элемент 27 задержки„ девятый элемент И 28, седьмой элемент ИЛИ 29„ третий 30 и четвертый 31 триггеры, восьмой элемент ИЛИ 32, первый счетчик 33, второй декодер 34, десятый элемент И 35., девятый элемент

ИЛИ 36, одиннадцатый 37 и двенадцатый 38 элементы И, третий декодер

39, второй счетчик 40, десятый элемент ИЛИ 41, реверсивный счетчик 42, четвертый декодер 43, второй таймер

44, пятый триггер 45, второй элемент

НЕ 46, тринадцатый элемент И 47, шестой триггер 48, четырнадцатый 49 и пятнадцатый 50 элементы И, одиннадцатый элемент ИЛИ 51, делитель

52 частоты, двенадцатый элемент

ИЛИ 53, че гвертый элемент 54 задержки, седьмой триггер 55, пятый элемент 56 задержки, шестнадцатый элемент И 57, восьмой триггер 58, сем надцатый элемент И 59, тринадцатый

60 и четырнадцатый 61 элементы ИЛИ, третий счетчик 62, пятый декодер 63, шестой элемент 64 задержки и блок

65 передачи данных.

Устройство работает следующим образом.

Исходное состояние устройства, осуществляемое под влиянием внешнего сигнала "Установка исходного состояния" (УМС), предусматривает ус,тановку (через элемент ИЛИ 6 и эле1 мент 9 задержки) триггера 12 в единичное состояние (единичный потенциал на единичном выходе), триггера

22 (через элемент ИЛИ 18) — в нулевое состояние (нулевой потенциал.. на единичном выходе), триггера 45— в нулевое состояние (через элемент

ИЛИ 36), триггера 55 — в нулевое состояние (через элемент ИЛИ 51), 13176

3 триггера 58 — в нулевое состояние (через элемент ИЛИ 60).

Блок 65, приняв из тракта передачи данных (ПД) комбинацию испытательного текста формирует сигнал "На11

5 личие информации, под влиянием которого производятся исходные установки ДКТ 2, распределителя 3, триггеров 30, 31 и 48, счетчика 33 (через элемент ИЛИ 32), счетчика 40, реверсивного счетчика 42 (через элемент

ИЛИ 41) и счетчика 62. Через элемент

ИЛИ 4, элемент 27 задержки и элемент И 28 образуется сигнал "Готовность", поступающий в блок 65. По сигналу "Готовность" блок 65 формирует на одном из своих выходов сигнал "Пуск ДКТ", который через открытый элемент И 25 поступает на ДКТ 2.

С выхода ДКТ 2 на первое плечо сумматора 8 поступает первая кодовая комбинация. На другое его плечо поступает аналогичная комбинация из блока 65 (через элемент ИЛИ 26), Если в результате сравнения комбинаций ошибки не обнаружены, то из первого сумматора 8 выходит сигнал "Продолжение цикла, который, воздействуя через элемент ИЛИ 4, элемент 27 задержки и элемент И 28, формирует 30 . очередной сигнал "Готовность", по которому осуществляется сравнение следующей комбинации.

Каждая новая комбинация, выходящая из блока 65, через элемент И 19 записывается в регистр 20, выход которого соединен с первым плечом сумматора 21, на другое плечо которого поступает та же комбинация непосредственно с выхода блока 65. До обнаружения ошибок выходной сигнал сумматора 21 не используется.

Если в очередном цикле контроля первый сумматор 8 обнаруживает несравнение, на его выходе возникает сигнал ошибки, который поступает на входы элементов И 5 и 24. Сигнал ошибки с выхода элемента И 5 устанавливает триггер 12 в нулевое состояние, характеризующееся нулевым потенциалом на единичном выходе и соответственно единичным потенциалом на нулевом выходе. В результате запираются для прохождения сигналов элементы И 19 и 7 и открываются элемен55 ты И 13 и 23. Кроме того, сигналом ошибки с выхода элемента И 5 через элемент ИЛИ 10 и элемент 14 задержки в единичное состояние устанавливает67 4 ся триггер 22, а через элемент ИЛИ 11 осуществляется сброс (установка исходного состояния) таймера 15 °

Сигнал ошибки с выхода элемента

И 5 через элемент ИЛИ 29 увеличивает на единицу содержимое счетчика 33 и реверсивного счетчика 42.

Состояние первого счетчика 33 после,поступления первого входного пульса отмечает декодер 34, а ло-вом выходе которогс возникает-сит- -:ал

"Повторение". Блок 65 с получен."" . этого сигнала (чере3 элемент "i 3.., обеспечивает повторный вывод комб:нации, при проверке которой была обнаружена ошибка.

Повторно вышедшая комбинация поступает только на второе плечо второго сумматора 21, В регистре 20 остается ранее записанная комбинация, так как элемент И 19, через который вход регистра 20 соединен с выходом блока 65, после выхода сигнала ошибки запирается нулевым потенциалом с единичного выхода триггера 12. После повторного поступления комбинации сумматор 21 осуществляет сравнение последней с комбинацией, записанной в регистре 20, Обнаруженное несра нение комбинаций отмечается сигналом ошибки на выходе сумматора 21. Под влиянием последнего на выходе элемента И 23 возникает сигнал, указывающ и на сбой в стыке между блоком 65 и устройством .контроля (не показано) .

Этот сигнал через элемент ИЛИ 32 устанавливает в нулевое состояние счетчик 33, записывается в счетчик

40 и через элемент ИЛИ 61 осуществляет вычитание единицы в реверсивном счетчике 42. В процессе проверки всего контрольного текста могут иметь место повторные сбои стыка,фик сируемые счетчиком 40.

Когда в процессе контроля счет-:.Hê

40 отсчитывает S сигналбв, на выходе декодера 39 возникает сигнал "Стык неустойчив11.

Сигналом с выхода элемента И 23 через второй элемент ИЛИ 6 тригre;".:

12 возврашается в исходное состоя-;1ие.

Триггер 12 функционирует в тот отрезок контрольного цикла, когда происходит индентификация ошибок стыка.

Таким образом, если при повторном выводе из блока 65 кодовой комбина- . ции сумматор 21 обнаруживает ошибку, она относится к сбою стыка между блоком 65 и устройством контроля и фик5 13 сируется счетчиком 40 (а в счетчике

33 и реверсивном счетчике 42 стирается) .

Если при повторной проверке сумматор 21 ошибки не обнаруживает, то ранее зафиксированная сумматором 8 ошибка может быть либо не обнаруженной в блоке 65 ошибкой, либо ошибкой, возникшей под влиянием нарушения синфазности в поступлении комбинаций на входы первого сумматора 8, либо ошибкой под влиянием устойчивого отказа в стыке между блоком 65 и устройством контроля.

В этом случае на выходе первого элемента HE 17 возникает инвертированный (единичный) сигнал, который через элемент И 13, элемент ИЛИ 6 и элемент 9 задержки возвращает триггер 12 в исходное (единичное) состояние. B результате запираются для прохождения сигналов элементы И 13, 23 и 35, но при этом счетчик 33 и реверсивный счетчик 42 хранят отсчет одной не обнаруженной в блоке 65 ошибки.

Сигнал с выхода третьего элемента И 13 через элемент ИЛИ 4, элемент

27 задержки и элемент И 28 вновь формирует сигнал Готовность", по которому аналогично описанному на . сумматор 8 поступают очередные комбинации от ДКТ 2 и из блока 65 и вновь продолжается поочередное сравнение комбинаций. Если при этом ошибок не обнаруживается, то таймер 15, запущенный сигналом ошибки с.выхода первого сумматора 8, через интервал времени, превышающий момент возможного выхода следующего сигнала ошибки, если бы она возникла, воздействуя через пятый элемент ИЛИ 18, возвращает второй триггер 22 в исходное состояние.

Кроме этого, выходной сигнал таймера 15 через восьмой элемент ИЛИ 32 осуществляет сброс первого счетчи,ка 33.

Таймер 15 вместе с триггером 22 обнаруживает подряд идущие сигналы ошибок, число которых считает счетчик 33, при нарушении синфазности поступления комбинаций на первый сумматор 8 и при устойчивом. отказе.

Если в процессе дальнейшего покомбинационного контроля сумматор 8 вновь обнаруживает ошибку, то повторно включается механизм проверки исправности стыка между блоком 65 и

17667

55 устройством контроля. При этом сигналом с выхода элемента И 5 в нуле вое состояние устанавливается триггер 12, запирая элемент И 19 и открывая элементы И 13, 26 и 35. Кроме того, сигнал ошибки с выхода первого элемента И 5 вновь записывает единицу в счетчик 33, в результате чего на первом выходе декодера 34 вновь возникает сигнал, образующий на выходе элемента И 35 сигнал "Повторение". В сумматоре 21 выполняется операция сравнения комбинации из регистра 20 и комбинации повторно поступившей из.блока 65. В случае несравнения осуществляется фиксация ошибки стыка в счетчике 40 и вычитание единицы в реверсивном счетчике 42. В случае отсутствия ошибки стыка обнаруженная первым сумматором 8 ошибка сначала квалифицируется как не обнаруженная в блоке 65 ошибка и запоминается реверсивным счетчиком 42. Если рассмотренная ошибка — одиночная, то таймер 15 сбрасывает в исходное состояние второй триггер 22.

В процессе сравнения комбинаций с выхода блока 65 и выхода ДКТ 2 устройство для контроля тракта отдельно фиксирует либо ошибки стыка между блоком 65 и собственно устройством контроля, либо ошибки, не обнаруженные в блоке 65. При этом производится анализ,не являются ли обнаруженные ошибки результатом нарушения синфазности или устойчивого отказа.

По результатам этого анализа уточняется число зафиксированных не обнаруженных в блоке 65 ошибок.

В известном устройстве ошибки стыка обнаруживаются с помощью сумматора по модулю три. Но так как указанный сумматор обнаруживает только одиночные ошибки, то имеют место случаи, когда ошибки стыка между блоком 65 и устройством контроля, не обнаруженные сумматором по модулю три, зачисляют в разряд не обнаруженных в АПД ошибок, т.е. основная функция устройства контроля по выяв- . лению не обнаруженных в АПД ошибок в прототипе выполняется с низкой достоверностью.

В предложенном устройстве ошибки стыка выявляются при поэлементном сравнении комбинаций (ранее принятой с ошибкой и повторенной), т.е. полностью исключается ложное зачисле7 13176 ние, ошибок стыка в разряд ошибок, не обнаруженных в блоке 65, что и определяет высокую достоверность выявления не обнаруженных s блоке 65 ошибок.

Если число ошибок стыка, зафиксированное вторым счетчиком 40, превышает наперед заданное число S на выходе декодера 39 возникает сигнал

"Стык-неустойчив". 10

За состоянием реверсивного счетчика 42 следит декодер 43, который при достижении Ь ошибок формирует сигнал "Предупреждение", а при возникновении R ошибок — сигнал "Аварийное состояние". Эти сйгналы являются исходными при формировании устройством одноименных внешних управляющих сигналов с помощью триггеров 30 и 20

48, а также элементов И 38, 47 и 49.

Сигнал "предупреждение" с первого выхода декодера 43 устанавливает триггер 30 в нулевое состояние, характеризующееся единичным потенциа-. 25 лом на нулевом выходе, Благодаря этому по второму входу открывается элемент И 47 и закрывается (за счет нулевого потенциала на единичном выходе третьего триггера 30) элемент 30

И 38. Когда число ошибок, зафиксированное реверсивным счетчиком 42 > R, на втором выходе четвертого декодера

43 возникает сигнал "Аварийное состояние", IIop воздействием которого триггер 48 устанавливается в единичное состояние, открывая единичным потенциалом с единичного выхода элемент И 49 и запирая нулевым потенциалом с нулевого выхода элемент 40

И 47.

Формирование одного из трех сигналов, характеризующих результат контроля "Норма", "Предупреждение" или

Аварийное состояние" происходит по 45 окончании вывода контрольного текста из ДКТ 2, В этот момент на выходе первого декодера 1 возникает сигнал

"Конец текста" (КТ), который одновременно поступает на соответствующие входы элементов И 38, 47 и 49. г

В зависимости от состояния триггеров

30 или 48 возникает либо сигнал "Норма" на выходе элемента И 38, либо сигнал "Предупреждение" — на.выходе у элемента И 47, либо сигнал "Аварийное состояние" — на выходе элемента И 49.

Триггер 22 совместно с сопряженными с ним элементами обнаруживает

67 8 подряд идущие сигналы ошибок. Это необходимо для того, чтобы выявить нарушение синфазности между комбинациями, поступающими из блока 65, и опорными комбинациями с выхода датчика 2,и установить возникновение в системе устойчивого отказа.

Если устройство обнаружит К подряд идущих сигналов ошибки, то оно должно выполнить операцию по установлению синфазности поступления комбинаций на сравнение следующим образом.

Первый возникший сигнал ошибки с выхода сумматора 8 через элемент

И 5, элемент ИЛИ 10 и элемент 14 задержки устанавливает в единичное состояние триггер 22, открывающий по первому входу элемент И 24 и saпирающий по третьему входу элемент

И 5. Поэтому запись первого сигнала ошибки в реверсивный счетчик 42 осуществляется с выхода элемента И 5 через элемент ИЛИ 29, а идущий подряд второй сигнал ошибки 42 поступает в реверсивный счетчик через элемент И 24 и элемент ИЛИ 29.

Первый возникший сигнал ошибки с выхода элемента И 5 через элемент

ИПИ 11 осуществляет сброс таймера

15, который под воздействием того же сигнала ошибки, но задержанного элементом 14 задержки, вновь запускается.

Время появления выходного сигнала таймера 15 от момента его запуска превышает время поступления подряд идущего второго сигнала ошибки, поэтому при возникновении подряд идущих ошибок переброс триггера 22 не происходит, что обеспечивает прохождение второго сигнала ошибки через элемент И 24 и далее через элемент

ИЛИ 29 на запись в счетчик 33 и ре- версивный счетчик 42.

Кроме того, сигнал с выхода элемента И 24 через элемент ИЛИ 11 осуществляет сброс таймера 15, а через элемент ИЛИ 10 и элемент 14 задержки — повторный его запуск, что обеспечивает фиксацию третьего подряд идущего сигнала ошибки и т.д.

Если имеет место нарушение синфазности при сравнении комбинаций,. то на первый счетчик 33 поступает серия подряд идущих сигналов ошибки.

Когда число их достигает К, на выходе декодера 34 возникает сигнал, ко9 13 торый устанавливает триггер 45 в единичное состояние. При этом единичным потенциалом с его единичного .выхода открываются по одному из входов элементы И 37, 50 и 16, а нулевым потенциалом с нулевого выхода запираются элементы И 28, 25, 24, 7 и 5.

Через открывшийся элемент И 37 к ДКТ 2 из блока 65 поступает последовательность тактовых импульсов с частотой следования, на два-три порядка превышающей частоту следования тактовых импульсов, которые блок 65 выдает при выполнении операций сравнения комбинаций.

Высокочастотная тактовая последовательность с выхода элемента И 37 поступает также на делитель 52 частоты, который производит деление частоты следования в таком же соотношении, в каком соотносятся между собой частоты повторения выходящих из блока 65 при выполнении операции сравнения тактовых импульсов и сигналов

Пуск ДКТ

Выходные импульсы делителя 52 частоты при установлении синфазности выполняют ту же функцию, что и сигналы "Пуск ДКТ" при основном функционировании устройства (операция сравнения комбинаций}.

Закрытый под влиянием триггера

45 элемент И 28 прерывает выход сигнала "Готовност ", закрытый элемент

И 25 отключает сигнал "Пуск ДКТ", закрытый седьмой элемент И 24 прерывает выход сигналов ошибок на счетчик 33 и реверсивный счетчик 42, закрытый элемент И 7 отключает подачу тактовых импульсов с рабочей частотой следования, закрытый элемент

И 5 прерывает поступление сигналов ошибки в счетчик 33 и реверсивный счетчик 42. В результате происходит такая перестройка схемы, что на второй вход сумматора 8 на все вре мя установления синфазности через открытый элемент И 16 подается комбинация, при сравнении с которой был выработан К-й сигнал ошибки.

На первый вход сумматора 8 на очень большой скорости последовательно поступают комбинации от датчика

2, составляющие контрольный текст.

Если в системе не произошел устойчивый отказ, то на некотором цикле сравнения возникает совпадение ком17667 10 бинации от датчика 2 с комбинацией, выставленной с выхода регистра 20.

В этот момент сигнал ошибки на выходе сумматора 8 отсутствует и, следовательно, на выходе элемента

НЕ 46 возникает единичный сигнал (ОШ), который на выходе открытого пятнадцатого элемента И 50 образует сигнал "Синфазность".

10 При отсутствии отказа появление сигнала "Синфаэность" указывает на то, что при переходе вновь в режим сравнения комбинаций очередная комбинация из блока 65, следующая

f5 за комбинацией, при сравнении с которой был выработан К-й сигнал ошибки, совпадает с очередной комбинацией из ДКТ 2.

Основное функционирование устройства (сравнение комбинаций} продолжается после перестройки схемы под воздействием сигнала "Синфазность". При этом указанный сигнал с выхода пятнадцатого элемента И 50

25 через восьмой элемент ИЛИ 32 осуществляет сброс первого счетчика 33, производит сброс таймера 44, а также после задержки элементом 54 задержки через элемент ИЛИ 36 возврай а30 ет в исходное состояние триггер 45, благодаря чему закрываются элементы

И 37, 50, 16 и открываются элементы

И ?8, 25, 24, 7 и 5. Кроме того, для восстановления рабочего состоя35 ния устройства в реверсивном счетчике 42 должны быть стерты К импуль-. сов, которые были в нем записаны во время выполнения операции по установлению синфазности. Это выполняет40 ся на очень большой скорости с использованием той же высокочастотной последовательности, которая обеспечивает установление синфазности, При этом счетчик 62, управляемый

45 триггером 58, отсчитывает К импульсов, которые поступают на вычитающий вход реверсивного счетчика 42.

Задержанный элементом 54 задержки сигнал Синфазность с выхода C (за2

5р держка 2 > L„) устанавливает триг гер 58 в единичное состояние, благодаря чему открывается по первому входу элемент И 59. Это обеспечивает поступление на счетчик 62 и через

55 элемент ИЛИ 61 на вычитающий вход реверсивного счетчика 42 серии высокочастотных тактовых импульсов.

Когда количество поступивших высоко13176

11 частотных импульсов достигает К, на выходе декодера 63 возникает сигнал, который через элемент 64 задерж., ки и элемент ИЛИ 60 возвращает триггер 58 в исходное (нулевое) состоя5 ние. При этом закрывается семнадцатый элемент И 59 и прекращается поступление импульсов на вычитающий вход реверсивного счетчика 42.

Таким образом, в реверсивном 50 счетчике 42 остаются зафиксированными только ранее записанные ошибки, не обнаруженные в блоке 65, а сигналы ошибок, возникшие вследствие нарушения синфазности, стираются. 15

Задержанный сигнал "Синфазность" с выхода 7 через элемент ИЛИ 4, элемент 27 задержки, элемент И 28 формирует сигнал "Готовность", по которому вновь возобновляется срав- 20 нение комбинаций.

После завершения проверки контрольного текста по сигналу КТ в устройстве формируется оценка результата выполненной операции сравнения — 25

"Норма", "Предупреядение" или "Аварийное состояние

Появление К ошибок, зафиксированных в счетчике 33 и реверсивном счетчике 42, может быть вызвано не на- 30 рушением синфазности в системе, а устойчивым отказом в блоке 65 или в устройстве контроля.

В этом случае сигнал "Синфазность" либо вообще не формируется, либо возникает ложный сигнал.

Поэтому в устройстве предусмотрен соответствующий контроль. Сигналом с .выхода К декодера 34 запускается таймер 44. Выходной сигнал таймера 44 40 может появиться через интервал времени, превьппающий максимальное расчетное время выполнения операции по установлению синфазности, поэтому с появлением сигнала синфазности 45 таймер 44 сбрасывается в "О". Если сигнал синфазности в заданное время не поступает, таймер 44 формирует 1 сигнал ".Отказ", .который через элемент

ИЛИ 53 поступает на выход устройства. 50

Возникновение ложного сигнала

"Синфазность" обнаруживается следующим образом.

Задержанным в элементе 54 задержки сигналом Синфазность (с выхода .

) в единичное состояние устанавлиСг вается седьмой триггер 55, единичный потенциал с единичного выхода которого открывает по первому входу эле67 12 мент И 57. На второй вход последнего подаются сигналы с выхода элемента ИЛИ 29. Единичное состояние триггера 55 длится в течение интервала времени, задаваемого элементом 56 задержки, выходной сигнал которого через элемент ИЛИ 51 возвращает триггер 55 в исходное состояние.

Поэтому, если после возобновления операции сравнения. в первом ее цикле на выходе элемента ИЛИ 29 возникает сигнал ошибки, что характерно для случая формирования ложного сигнала Синфазность" то этот сигнал проходит через элемент И 57, образуя на выходе элемента ИЛИ 53 сигнал

",Отказ". По сигналу "Отказ" работа должна быть прекращена с помощью триггера 31, который в начале работы устанавливается в единичное состояние сигналом "Наличие информации" из блока 65, благодаря чему открыты по соответствующим входам элементы

И 28, 5 и 24.

По сигналу Отказ" четвертый триг гер 31 возвращается в нулевое состояние, элементы И 28, 5 и 24 запираются, и функционирование устройства прекращается до устранения отказа.

При этом по сигналу Отказ" осуществляется также сброс в "0" счетчика

33 и реверсивного счетчика 42, а также установка триггера 45 в нулевое состояние (через девятый элемент

ИЛИ 36) и триггера 58 также в "0" через элемент ИЛИ 60.

Формула из обретения

Устройство для.контроля тракта передачи данных, содержащее последовательно соединенные распределитель и датчик контрольного текста, первый счетчик, последовательно соединенные первый сумматор, первый вход которого соединен с выходом датчика контрольного текста и первый элемент И, блок передачи данных, первый элемент ИЛИ, первый вход которого соединен с первым выходом блока передачи данных и вторым входом дат чика контрольного текста, первый вход распределителя соединен с первым выходом блока передачи данных,. отличающее с я тем, что, с целью повьппения достоверности при одновременном новьппении быстродействия, в него введены первый декодер, последовательно соединенные! "? 1З второй элемент ИЛИ, первый элемент задержки и первый. Триггер, второй вход которого соединен с выхопом первого элемента И, последовательно соединенные третий элемент PlKM, первый вход которога соединен с Вьгхадои первого элема.:.та И„ второй элемент задержки и второй триггер, последовательно соединенньк" четвер-. тый элемент ИЛИ, первый Вход которого соединен с выходом герваго элемента И, первый таймер, второй Вход которого соединен с выходам BlopoI а элемента задержки,, н пятый элемент

ИЛИ, выход которого подклк>чен к второму входу второго триггера, выход четвертого элемента ИЛИ ладклк>чен к второму входу третьего элемента

ИЛИ, второй элемент И, вь,ход и первый вход которого соединены саатве "-ственно с вторым Вхадои распределителя и вторыи выходом блока передачи

;",àííûõ, последовательно соединенные регистр, второй сумматор„ первый элемент НЕ и третий элемент И, вто-рой Вход и Выход которого соедин,==ны с>зответственна с выходом первого триггера и абъединаенными первым и вторыи входаи: : соответственно B.opoГО И ПЕРВОГО ЭЛЕ. аЕНТОВ:. :Л 1„. О СЛЕД>3 " ватепьно соедин .нные четвертый леиент И, первый вход которого сае-. дИНЕН С ВЫХОДааМ prH>"òpà. ? . ШЕСТай элемент ГЛИ, выход и втараи вход

КОтОрОга сОединены саОтзетственна с вторыи входом первого сумматора, второй выход которого подключен к третьему входу первого элемента ИЗП1,. и вторым входом второго сумматора и третьим выходом блока передачи данных, пятый элемент И, Bb>хад и перBbIH вход которого саед--иены соответ-ственно с входом регистра и Втарьп> входом шестого элемента И!П4, а второй Вход соединен с первым выходом первого триггера и вторым входом второго элемента И, третий Вход которого соЕдинен с вторым входом первого элемента И, шестой элемент

И, первый вход H выход которого со=-динены соответственна с выходом второго сумматора и:вторыи входам второго элемен-а ИЛИ и четвертым входом первого элемента РЛИ, а вто"-. рой вход шестого элемента И соедин-".н с выходом первого триггера и вторым входаи третьего элемента И,. пасладовательно соединен ble .-.егьмай ";.. емент И, первый вход катарага саа >,:.:.-.

17667 14 > > 1

)»а

I! >

ЗО !

Q (1 - а Q

)а нен с первым выходом Второго триггера, второй выход которого подклочен к третьему входу первого элемента И, и седьмой элемент ИЛЕ, второй вход и выход которого соединены соответственно с выходом первого элемента

И. четвертый вход ко,ñ :рого соединен. с вторым входом седьмого элемента И и с первым входои первого счетчика„ восьмой элемент И,первый ВХОД H Bhlxop, :,<аторого соединены соответственно с четвертым Выходам блока передачи данных и третьии входом датчика контральнога текста, последовательно соединенные третий элеиент задержки, вход KOгopOF соединен с выходом первого элемента ИЛИ,, и Девятый эле-мент И, выход которого падкл>>чен к г;-:рвому входу блока передачи данных, восьмой элемент ИЛИ» гервый, второй и третий Входы и выход которого соединены соОтВетственно с Выходом шестого элемента И,, первым вьгаодои блока передачи данных, выходом пятого элемента ИЛИ и Вторым Входои первого счетчика, последователЬно соединенные второй декодер, вход которого соединен с выходом первого счетчика, и десятый элемент И, второй вход и выход которого ссединены ( соответственно с вторым выходам первого триггера и вторым входом блока передачи данных, последовательно сое-диненные второй счетчик, первый и второй входы кото. рога соединены соаг= ветственна с лервым выходом блока передачи данных и вьгхадаи шестого элемента И, и третий декодер, реверСИВНЫИ . ЧЕТ аИК ПОСЛЕДОВ ЯТЕЛЬНО соединенные >етве.ртый декодер, вход которого соединен с Выходом реверсивного счетчика, H третий триггер, второй вход которого соединен с перВым Выходом блока передачи данных, четвертый триггер, первый Вход и выход катара?-а соединены соответственна с первым выходам блока передачи данных и вторыии входами девятого и седьмого элеменгав И, последовательно соединенные ечетвертый элемент задержки, девятый элемент ИЛИ, пятый триггер, второй вход которого

СОЕДИНЕН а BTOpbL>а >>Ы? Г>Да>а BTOpOI"O де::.одера, «и:.-.Внад "атаый элемен-, И. второй вход котop-.,г;;:"oеäêl"-:н с пятым выходам блока пер-:Flÿ .":-,",а.:.ньс,, н делитель ч:.статы, вьл:ад которого подключен к четвертому входу датчиа:.а КОГТРОЛЬЬ. .>Га ТЕКСТа) ПЯ"blH ВХОД

15 1З которого соединен с выходом одиннадцатого элемента И, двенадцатый элемент И, первый, второй и третий входы которого соединены соответственно с выходом первого декодера, вход которого соединен с выходом датчика контрольного текста, первым выходом третьего триггера.и выходом четвертого триггера, последовательно соединенные шестой триггер, первый и второй входы которого соединены соответственно с вторым выходом четвертого декодера и первым выходом блока передачи данных и тринадцатый элемент И, второй, третий и четвертый входы которого соединены соответственно с вторым выходом третьего триггера, выходом четвертого триггера и выходом первого декодера, десятый элемент ИЛИ, первый вход и выход которого соединены соответственно с первым выходом блока передачи данных и первым входом реверсивнОго счетчика, четырнадцатый элемент И, первый, второй и третий входы которого соединены соответственно с вторым выходом шестого триггера, выходом четвертого триггера и выходом первого декодера, последовательно соединенные второй элемент НЕ, вход которого соединен с первым выходом первого сумматора, пятнадцатый элемент И, второй вход которого соединен с выходом пятого триггера, и второй таймер, второй вход которого соединен с вторым выходом второго декодера, выход пятнадцатого элемента И подключен к входу четвертого элемента задержки, второй выход которого подключен к пятому входу первого элемента ИЛИ, первый выход пятого триггера подключен к второму входу четвертого элемента И, выход пятнадцатого элемента И подключен к четвертому входу восьмого элемента ИЛИ, пятый элемент задержки, вход которого соединен с вторым выходом четвертого элемента задержки, последовательно соединенные одиннадцатый элемент ИЛИ, первый вход которого соединен с выходом пятого элемента задержки, седьмой триггер, второй вход которого соединен с вторым выходом четвертого элемента задержки, 17667 16

55 шестнадцатый элемент И, второй вход которого соединен с выходом седьмого элемента ИЛИ, двенадцатый элемент ИЛИ, второй вход которого соединен с выходом второго таймера, тринадцатый элемент ИЛИ, восьмой триггер, второй вход которого соединен с вторым выходом четвертого элемента задержки, семнадцатый элемент

И, второй вход которого соединен с пятым выходом блока передачи данных, третий счетчик, второй вход которого соединен с первым выходом блока передачи данных, пятый декодер и шестой элемент задержки, выход которога подключен к второму входу тринадцатого элемента ИЛИ, четырнадцатый элемент ИЛИ, первый вход и выход которого соединены соответственно с выходом семнадцатого элемента И и вторым входом реверсивного счетчика, а второй вход четырнадцатого элемента ИЛИ соеды ен с выходом шестого элемента И, выход двенадцатого элемента ИЛИ подключен к второму входу девятого элемента ИЛИ, второму входу десятого элемента ИЛИ, пятому входу восьмого элемента ИЛИ и второму входу четвертого триггера, второй выход пятого триггера подключен к третьему входу девятого элемента

И, второму входу восьмого элемента

И, третьему входу седьмого элемента И и второму входу первого элемента И, четвертый вход и выход седьмого элемента И соединены соответственно с первым выходом первого сумматора и шестым входом первого элемента ИЛИ и вторым входом четвертого элемента

ИЛИ, третий вход тринадцатого элемента ИЛИ соединен с вторым входом одиннадцатого элемента ИЛИ, третьим входом девятого элемента ИЛИ, вторым входом пятого элемента ИЛИ и третьим входом второго элемента ИЛИ, третий вход реверсивного счетчика соединен с выходом седьмого элемента ИЛИ, выходы двенадцатого элемента И, тринадцатого элемента И, третьего декодера, четырнадцатого элемента И и двенадцатого элемента ИЛИ являются соответственно первым, вторым, третьим, четвертым и пятым выходами устройства, входом которого является третий вход тринадцатого элемента ИЛИ.

ВНИИПИ Заказ 2436/55 Гираж 638 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4