Устройство формирования сигнала для коррекции искажений телевизионного изображения

Устройство формирования сигнала для коррекции искажений телевизионного изображения

Иллюстрации

Показать все

Реферат

 

Изобретение м.б. использовано в вещательном и прикладном телевидении в составе.телевизионных систем автоматич. коррекции искажений изображений с обратной связью, в реальном масштабе времени. Цель изобретения - повьшгение точности коррекции искажений изображения. Устр-во содержит датчик 1 видеосигнала, тест-таблицу 2, синхронизатор 3, г-р 4 эталонного сигнала, г-р 5 весового сигнала,г-р 6 ортогональных сигналов, процессор 7, блок 8 памяти, блок 9 весового суммирования, блок Ю вычитания, формирователь 11 модуля сигнала, пере (Л 00 д О5 оо 14)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) А2

tsn 4 Н 04 N 5/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

<О

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1109945 (21) 3990938/24-09 (22) 1 3.12 ° 85 (46) 15,06.87. Бюл. ¹ 22 (71) Ленинградский институт авиационного приборостроения (72) Б.Н. Бычков, А.Л. Захарьев, Н;Н. Кузнецов, Б.А. Ромашов и Б.С. Тимофеев (53) 621.397(088.8) (56) Авторское свидетельство СССР № 1109945, кл. Н 04 N 5/14, 1984 ° (54) УСТРОЙСТВО ФОРМИРОВАНИЯ СИГНАЛА

ДЛЯ КОРРЕКЦИИ ИСКАЖЕНИЙ ТЕЛЕВИЗИОННОГО ИЗОБРАЖЕНИЯ (57) Изобретение м.б ° использовано в вещательном и прикладном телевидении в составе. телевизионных систем автоматич. коррекции искажений изображений с обратной связью, в реальном масштабе времени. Цель изобретения— повышение точности коррекции искажений изображения. Устр-во содержит датчик 1 видеосигнала, тест-таблицу

2, синхронизатор 3, г-р 4 эталонного сигнала, r-p 5 весового сигнала,г-р

6 ортогональных сигналов, процессор

7,.блок 8 памяти, блок 9 весового суммирования, блок 10 вычитания, фор. мирователь 11 модуля сигнала, пере1317687 множитель 12, интегратор 13, координатный блок 17, блок 22 заданияпорога. Вновь введены АЦП 14, регистр 15 памяти, цифровой блок 16 вычитания, компаратор 18, блок 19 памяти адреса, блок 20 регистров памяти, блок 21 стробирования, ЦАП 23. Единица записанная в ячейку памяти блока 19, говорит о необходимости коррекции, а адрес этой ячейки — о координате участка, подлежащего коррекции на телевизионном растре. После заполнения блока 19 информацией об участках, подлежащих коррекции, включают проИзобретение относится к телевидению и может быть использовано в веща"ельном и прикладном телевидении в составе телевизионных систем автоматической коррекции искажений изображений с обратной связью, в реальном масштабе времени.

Цель изобретения — повьппение точности коррекции искажений телевизионного изображения.

На фиг, 1 изображена структурная электрическая схема устройства формирования сигнала для коррекции искажений телевизионного изображения; на фиг. 2 — структурная электрическая схема блока памяти адреса.

Устройство формирования сигнала для коррекции искажений телевизионного изображения содержит датчик 1 видеосигнала, тест-таблицу 2, синхронизатор 3, генератор 4 эталонного сигнала, генератор 5 весового сигнала, генератор 6 ортогональных сигналов, процессор 7, блок 8 памяти, блок 9 весового суммирования, последовательно включенные блок 10 вычитания, формирователь 11 модуля сигнала, перемножитель 12 и интегратор 13, аналого-цифровой преобразователь 14, регистр 15 памяти, цифровой блок 16 вычитания, координатный блок 17, компаратор 18, блок 19 памяти адреса, блок 20 регистров памяти, блок 21 стробирования, блок 22 задания порога, цифроаналоговый преобразователь

23, причем сигнальный выход датчика цессор 7 на выполнение программы

" Коррекция П". На шине данных производится по первому адресу в один из блоков 19 запись кода первого пробного воздействия. Аналогично происходит оценка по интегральному критерию качества, выполняется программа минимизации. Затем процессор 7 определяет оптимальный код второго параметра регулирования и т.д. для всех параметров. Далее адрес увеличивается на единицу и осуществляется поиск оптимальных кодов управления для др. участка. коррекции. 2 ил. видеосигнала соединен с первым входом блока 10 вычитания, синхровыход датчика 1 соединен с синхровходами генератора 5, генератора 4, синхро5 низатора 3, генератора 6 и счетным входом координатного блока 17, первый, второй и третий выходы синхронизатора 3. соединены соответственно с синхровходом процессора ?, управляющимй входами генератора 5 и генератора 6 и установочным входом интегратора 13, выход которого соединен с входом данных процессора 7 и входом аналого-цифрового преобразоf5 вателя 14, выход которого соединен с входом регистра 15 и первым входом цифрового блока 16 вычитания, второй вход которого соединен с выходом регистра 15, а выход — с первым входом компаратора 18, второй вход которого соединен с выходом блока 22, а выходс первым входом блока 19 памяти, синхровыход координатного блока 17 сое25 динен с синхровходами аналого-цифрового преобразователя 14 и регистра

15, а адресный выход - с вторым входом блока 19 памяти, первый выход блока 19 памяти соединен с первым входом блока 20 регистров, а второй выход — с .управляющим входом блока 21 стробирования, выход блока 20 регистров соединен с первым входом блока 21 стробирования, выход которого соединен с входом цифроаналогового пре35 образователя 23, выход которого соединен с корректирующим входом датчи1317687

3 ка 1, выход генератора 4 соединен с первым входом блока 10 вычитания,а выход генератора 5 — с вторым входом перемножителя 12, первый и второй выходы процессора 7 соединены с соответствующими первым и вторым входами блока 8 памяти и вторым и третьим входами блока 20 регистров, выход блока

8 памяти соединен с первым входом блока 9 весового суммирования, второй10 вход которого соединен с выходом генератора 6, а выход — с управляющим входом датчика 1. Выход датчика 1 соединен с вторым входом блока 10 вычитания 10, выход которого через фор- !5 мирователь 11 — с вторым входом перемножителя 12, выход которого соединен с входом интегратора 13. Кроме того, блок 19 памяти адреса содержит блок 24 памяти, счетчик 25 импульсов,20 регистр 26, дешифратор 27 конца стро:ки, дешифратор 28 конца поля, цифровой коммутатор 29, блок 30 выделения поля, элемент И 31, элемент ИЛИ 32, ключи 33 и 34, общую шину 35 и шину 25

36 источника питания, причем вход цифрового коммутатора 29 является первым входом блока 19 памяти, вто рой вход цифрового коммутатора 29 ,соединен с общей шиной 35, управля- 30 ющий вход — с первым входом элемента

ИЛИ 32 и выходом блока 30, первый вход которого через ключ 34 соединен общей шиной 35, а второй вход соединен с выходом дешифратора 28 и первым входом регистра 26, второй вход которого соединен с первым выходом дешифратора 27, второй выход которого соединен с первым входом счетчика 25, установочные входы которого 40 соединены с выходами регистра 26, а выходы соединены с установочными входами регистра 26 и являются первым выходом блока 19. Дополнительный выход счетчика 25 соединен с пер-45 вым входом блока 24 памяти и является вторым выходом блока 19, второй вход блока 24 памяти соединен с выходом элемента И 31, первый вход которого соединен с выходом эле- 50 мента ИЛИ 32, второй вход которого через ключ 33 соединен с шиной 36. Входы дешифраторов

27, 28, блока 24 памяти и второй вход элемента И 31 являются вто- 55 рым входом блока 19 памяти,управляющий вход блока 24 памяти соединен с цифровым коммутатором

29.

Устройство формирования сигнала для коррекции искажений телевизионного изображения работает следующим образом.

Датчик 1 развертывает с тест-таб1лицы 2 оптическое эталонное изображение. Тест-таблица 2 предсталяет собой черно-белый оптический тест, в котором расположены чередующиеся черно-белые участки в вертикальном и горизонтальном направлении, причем длительность этих участков дискретно меняется по случайному закону.

На сигнальном выходе датчика формйруется искаженный сигнал. Для коррекции искажений на управляющем входе (фокусирующе-отклоняющей системе, видеоусилителю, -корректору, электродам электронно-лучевой трубки т.п.) датчика 1 подаются сигналы для коррекции искажений с выходов блока

9 весового суммирования. Каждый отдельный сигнал для коррекции искажений предсталяет собой взвешенную сумму ортогональных сигналов, определенных на поле растра и синхронных с телевизионной разверткой. Поэтому для формирования корректирующих сигналов на второй вход блока 9 весового суммирования поступает набор ортогональных сигналов с выхода генератора 6, а на первый вход блока 9 весового суммирования подается по шине данных с выхода блока 8 памяти сигналы управления весовыми коэффициентами ортогональных сигналов в виде двоичных кодов ° Перед началом формирования сигналов для коррекции искажений телевизионного изображения на втором выходе процессора 7 устанавливаются начальные значения сигналов для каждого из формируемых корректирующих сигналов. Эти начальные значения сигналов управления подаются по шине данных в виде двоичных кодов на информационные входы блока 8 памяти и записываются в его соответствующие регистры по адресу, приходящему по шине адреса в виде двоичного кода с первого выхода процессора 7 на вход записи блока 8 памяти. Вследствие этого на выходе блока 9 весового суммирования формируются сигналы для коррекции искажений телевизионного изображения в виде первоначально взвешенных сумм ортогональных сигналов. Эти сигналы воздействуют на цепи управления датчика 1, на сигнальном выходе которого формируется пер1317б87

50 воначально корректированный сигнал от оптического эталонного изображения. Далее видеосигнал подается на второй вход блока 10 вычитания, а на г первый вход — сигнал с выхода генератора 4. На выходе. блока 10 вычитания формируется разностный сигнал, который подается на вход формирователя 11. На выходе последнего получается сигнал ошибки, представляющий собой модуль разности текущих значений первоначально корректированного видеосигнала и электрического эталонного сигнала. Сигнал ошибки характер изует распределение по полю растра всех видов телевизионных искажений в первоначально корректиронанном видеосигнале, а следовательно, и точность формирования первоначально сформированного сигнала для коррекции искажений. Сигнал ошибки с выхода формирователя 11 подается на первый вход перемножителя 12, на другой вход которого поступает весовой сигнал с выхода генератора 5. Форма весового сигнала подбирается такой, чтобы обеспечить требуемую точность коррекции по полю растра. На выходе перемножителя 12 формируется взвешенный по полю растра сигнал ошибки, который подается на первый вход интегратора 13, на установочный вход которого подается импульс сброса., формируемый на третьем выходе синхронизатора

3 через одно поле телевизионной развертки в конце кадрового гасящего импульса. Интегратор 13 формирует в конце прямого хода кадровой развертки интегральную оценку, которая однозначно определяет качество коррекции искажений видеосигнала и последовательно точность формирования сигнала для коррекции. Интегральная оценка поступает на вход данных процессора

7, где преобразуется в двоичный код, являющийся отсчетом оценки, которая записывается в соответствующую ячеику памяти его запоминающего устройства в момент прихода на синхровход импульса, поступающего с первого выхода синхронизатора 3. После этого процессор 7 изменяет по заданной программе на своем втором выходе значения сигналов управления весовыми коэффициентами ортогональных сигналов относительно их предшествующих значений. Эти измененчя прикладываются к первому входу блока 9 весового суммирования, на выходе которого

10 l5

20 формируются измененные сигналы для коррекции искажения телевизиснного изображения,, которые подаются на управляющий вход датчика i. В результате на вход данных процессора 7 с выхода интегратора 13 поступает новая интегральная оценка качества коррекции. Подобный цикл повторяется несколько раз и по набору числовых оценок интегральной оценки качества, используя один из алгоритмов численной минимизации, вычисляется опти- . мальное значение сигнала управления весовыми коэффициентами ортогональных сигналов и результат вычисления записывается в ячейки блока 8 памяти, а на выходе блока 9 весового суммирования окончательно формируется сигнал коррекции. Подобным образом формируются и прочие сигналы коррекции, которые, воздействуя на соответ( ствующие цепи управления датчиком 1, корректируют искажения телевизионного изображения. На счетный вход координатного блока 17 поступают импульсы частотой следования ЕК, где

Е„ — строчная частота; 1: -- число зон коррекции, укладываемое вдоль строки, и импульсы с частотой f с синхровы— хода датчика 1. Импульсы с частотой

И „ поступают на счетный вход одного счетчика, а импульсы с частотой

f . „ — на счетный вход другого счетчика. Один счетчик, имеющий ко"ффицчент деления k делит строку на участков, другой — делит кадровое направление на h участков. Таким образом, по полю растра организуется

k h участков, каждому из которых ставится в соответствие одно состояние из всех возможных, которые могут принять два счетчика. Для синхронизации аналого-цифрового преобразователя 14 и регистра 15 памяти на синхровыходе координатного блока 17 получают продифференцированные импульсы частотой kf . Аналого-цифровой преобразователь 14 по синхроимпульсам, поступающим на синхровход, вырабатывает цифровой эквивалент аналогового сигнала, поступающего на его вход.

Цифровой сигнал с его выхода поступает на D-входы регистра 15 и второй .вход цифрового блока 1б вычитания.

Запись в регистр 15 происходит с той же частотой, что и синхронизация аналого-цифрового преобразователя l4.Ксли на выходе аналого-цифрового преобразователя 14 появляется цифровой сигнал 7 1317687 8 х-го преобразования, то в регистре 15 образователь 14 вместе с регистром оказывается записанным цифровой сигнал 15 и цифровым блоком 16 вычитания

I (i-1)-го преобразования. Поэтому на осуществляет вычисление первой развтором входе цифрового блока 16 вы- ности интегрального критерия качестчитания появляется цифровой сигнал 5 ва на элементарном участке растра, i-го преобразования, а на первом задаваемым координатным блоком 17, и входе — (i-1)-го. Положения переклю- величина этой разности пропорциональчателей в блоке 22 задания порога на искажениям на этом участке, то. определяет пороговык код, который уровень логической единицы на выходе сравнивается с разностным кодом i-го 10 компаратора 18 говорит о превышении и (i-I)-ro цикла преобразования, Ес- заданных искажений видеосигнала на. ли разностный код, поступающий на участке растра, который индицируетпервый вход компаратора 18, оказыва- ся счетчиками координатного блока 17. ется больше порогового кода, поступа- ПоэтомУ УРовнем логической единицы в ющего на второй вход компаратора 18. 15 ячейках блока 19 памяти записываются

То на выходе последнего появляется те Участки, коррекция которых необвысокий логический потенциал, если ходима. Таким образом, единица, заменьше — низкий. Блок 19 памяти писанная в ячейку памяти, говорит о (фиг, 2) имеет несколько режимов ра- необходимости коррекции, а адрес боты. В первом режиме он подготавли- 20 этой ячейки — о координате участка, вается к работе, для чего замыкает- подлежащего коррекции на телевизионся ключ 33, в результате чего на один ном Растре. Через поле весь растр

1 из входов элемента ИЛИ 32 подается оказывается просмотренным, и нужные высокий логический потенциал, который ячейки памяти заполнены единицами. поступает на вход элемента И 31, на 25 Начинается третий режим работы — счивторой вход которого поступают импуль- тывание информации, записанной в пасы с частотой М, . Эти импульсы про- мять блока 19 в реальном масштабе ходят через элемент И 31 и поступают времени синхронно с телевизонной разна вход "Запись-считывание" блока 24 верткой. Кахсцому участку растра, подпамяти, инициируя режим записи в этот 30 лежащему коррекции, необходимо выдеблок. На информационный вход блока лить участок памяти в блоке 20 реги24 памяти с выхода цифрового коммута- стРов, в котором находится код кор,тора 29 поступает низкий логический Рекции. Кроме того, этот код должен уровень, а на адресный вход — меняю- появляться синхронно с разверткой щийся синхронно с телевизионной раз- 35 изображения в требуемом месте, Для верткой код, формируемый счетчиком 25 адресации участков памяти в блоке 20 блока 19 памяти. В результате за один Регистров используется счетчик 25, кадр в ячейке блока 24 памяти (а их который считает число единиц, запистолько же, сколько зон разбиения в санных в блоке 19 памяти. Но одна координатном блоке 17) записываются 40 строка блока 19 памяти при развертнули. После размыкания ключа 33 про- ке изображения считывается столько цесс записи прекращается, так как раз, сколько строк изображения форенимаются импульсы записи элементом мируют участок коррекции по кадру.

И 31. Второй режим работы осуществля- Чтобы исключить лишний счет при повется замыканием ключа 34, при этом 5 торах, использован регистр 26, кото= инициируется блок 30, который форми- рый в пределех одной строки блока 19

I рует импульс длительностью в телеви- памяти навязывает счетчику 25 начальзионное поле. Этот импульс переклю- ную фазу в начале каждой строки телечает цифровой коммутатор 29, соединяя визионного растра. Для этого в конце информационный вход блока 24 памяти 50 последней телевизионной строки, форс выходом компаратора 18. Тот же по- мирующей границу участка коррекции по тенциал по второму входу элемента кадру, дешифратором 27 формируется

ИЛИ 32 подключает импульсы записи к . импульс расположенный в строчном гавходу "Запись-считывание" блока 24 сящем импульсе, который переписывапамяти. Теперь в ячейки блока 24 па- 55 ет состояние счетчика 25 в регистр мяти могут записываться как логичес- 26. Дешифратор 27 конца строки формикие нули, так и единицы в зависимое- рует и второй импульс, несколько зати от выходного сигнала компаратора держанный относительно первого, но

18. Поскольку аналого-цифровой пре- расположенный в каждом гасящем строч 1317687

10 ном импульсе, который переписывает состояние регистра 26 в счетчик 25.

В конце телевизионного поля дешифратором 28 вырабатывается импульс, осуществляющим сброс регистра 26. Блок

20 регистров через цифровой коммутатор 29 воспринимает состояние счетчика 25, расположенного в блоке 19 памяти, как адрес ячейки памяти, которая и считывается. Причем считывание происходит параллельно с нескольких блоков памяти объединенных по адресным входам. Блок 24 памяти образует восемь ячеек памяти, позволяющих производить считывание побайтно. Число блоков определяется количеством параметров телевизионного сигнала, которые надо корректировать. В каждой ячейке может быть записан один байт информации. Распараллеленный цифровой поток поступает на первый вход блока 21 стробирования, на управляющий вход которого подается логический сигнал, определяющий необходимость коррекции в данный момент времени, В цифроаналоговом преобразователе 23 цифровые сигналы управления преобразуются в аналоговые, и с выхода цифроаналогового преобразователя 23 поступают на корректирующий вход датчика 1, воздействуя каждый на свой параметр. Набор корректирующих сигналов происходит следующим образом.

После заполнения блока 19 памяти

Информацией о участках, подлежащих коррекции, включают процессор 7 на

ff ff выполнение программы Коррекция П

По этой программе в первом кадровом гасящем импульсе процессор 7 отключает блок 19 памяти от адресной системы .блока 20 регистров и задает адрес первой ячейке памяти. После этого на шине данных производится по первому адресу в один из блоков 19 памяти за,пись кода первого пробного воздействия. Аналогично описанному происходит

его оценка по интегральному критерию качества, выполняется программа минимизации, затем процессор 7 определяет оптимальный код второго параметра регулирования и т.д. для всех параметров. Далее адрес увеличивается на единицу и осуществляется поиск оптимальных кодов управления для другого участка коррекции и т.д., пока не будет найден сигнал коррекции для всех

10 участков, записанных в блоке 19 памяти.

Формула и з обретения

15 Устройство формирования сигнала для коррекции искажений телевизионного изображения по авт.св. и 1109945, о т л и ч а ю щ е е с я тем, что, с целью повышения точности коррекции

20 искажений, в него введены последовательно соединенные аналого-цифровой преобразователь, регистр памяти, цифровой блок вычитания, компаратор, блок памяти адреса, блок регистров

25 памяти, блок стробирования и цифроаналоговый преобразователь, выход которого соединен с корректирующим входом датчика видеосигналов, координатный блок, счетный вход которого

ЗО соединен с синхровыходом датчика видеосигнала, а адресный выход — с вторым входом блока памяти адреса, и блок задания порога, выход которого соединен с вторым входом компаратора, синхровыход координатного блока соединен с синхровходами аналого-цифрового преобразователя и регистра памяти, выход интегратора соединен с входом аналого-цифрового преобраэова40 теля, выход которого соединен с вторым входом цифрового блока вычитания, информационный и управляющий выходы процессора соединены соответственно с информационным и управляющим входами блока регистров памяти, а второй выход блока памяти адреса соединен с управляющим входом блока стробирования.

1317687

„0Ьнулеиие П

Составитель Н. Чистяков

ТехРеД В. Кадар Корректор Г. Решетник

Редактор Е. Копча

Заказ 2437/56

Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4