Устройство для обнаружения отказов в шаговом электроприводе

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике , а именно к электроприводу, и может быть использовано в системах управления шаговыми двигателями (ШД) с программным управлением. Цель состоит в расширении функциональных возможностей путем регистрации отказов сл lAd UD N3 О Ч

COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) 4 Н 02 P 8/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3907878/24-07 (22) 11. 06.85 (46) 23.06.87. Бюл. В 23 (72) В.Н.Масалков и В.И.Гершов (53) 621.313.525(088.8) (56) Авторское свидетельство СССР

Р 547955, кл. Н 02 Р 7/62, 1976.

Авторское свидетельство СССР

Р 1029371, кл. Н 02 P 8/00, 1982. (54) УСТРОЙСТВО ДПЯ ОБНАРУЖЕНИЯ ОТКАЗОВ В ШАГОВОМ ЭЛЕКТРОПРИВОДЕ (57) Изобретение относится к электротехнике, а именно к электроприводу, и может быть использовано в системах управления шаговыми двигателями (ШД) с программным управлением. Цель состоит в расширении функциональных возможностей путем регистрации отказов

131 при любом алгоритме коммутации фаз.

Устройство содержит формирователь импульсов 3, коммутатор 2 фаз ШД1, блок синхронизации 4. Логический блок

5 содержит элемент сравнения кодов 7 и кольцевой сдвиговый регистр 6, информационные входы которого подключены к фазам ШД1, управляющие входы — к выходам блока синхронизации 4, а выходы, — к входам сравнения В элемента сравнения кодов 7, входы сравнения А которого подключены к фазам ШД 1.

Сдвиговые: импульсы с шины управления

10 производят сдвиг управляющих фаза9227 ми ШД 1 импульсов. Одновременно сдви говыми импульсами производится вращение записанной в первом такте в регистр 6 с фаз ШД 1 комбинации. На элементе сравнения кодов 7 происходит потактное сравнение эталонной информации с выходов кольцевого сдвигового регистра 6 и действительной информации с фаз ШД 1. При несравнении этой информации в случае обрыва или корот-. кого замыкания обмоток или пропуска шагов формирователем 3 на выходе устройства появляется сигнал отказа.

1 з.п. ф-лы, 3 ил.

Изобретение относится к управлению электрическими машинами и может быть использовано в шаговом электроприводе с программным управлением.

Цель изобретения — расширение функ- 5 циональных возможностей путем регистрации отказов при любом алгоритме коммутации фаз.

На фиг. 1 приведена функциональная схема устройства применительно четырехфазному ШД с симметричной парной коммутацией; на фиг. 2 — пример реализации блока синхронизации; на фиг. 3 — представлены временные диаграммы входных управляющих сигналов (эпюры а-ж).

Устройство для обнаружения отказов в шаговом электроприводе, включающем шаговый двигатель (ШД) 1 с фазами а, b с, d подключенный к одноименным выходам коммутатора 2, формирователь З,управляющих импульсов, выходами соединенный с входами управления коммутатора 2, содержит блок 4 синхронизации и логический блок 5, включающий в себя кольцевой реверсивный сдвиговый ренгистр 6, выходы которого подключены к входам сравнения.

В элементе 7 сравнения кодов, выход которого является выходом логического устройства 8 и устройства 9 для обнаружения отказов, шина 10 управления которого подключена к входу формирователя 3 управляющих импульсов 3 и блока 4 синхронизации, а 35 также к управляющему входу 11 логического блока 5.

Входы параллельной записи регистра 6 соединены с входами сравнения А элемента 7 сравнения кодов и подкл очены к входам 12 логического устройства 5 и фазам ШД 1, а его управляющие входы соединены с входами 11 и

13 управления логического блока 5, первый выход 14 блока 4 синхронизации подключен к входу 13 логического блока 5, второй выход 15 — к входу 16 логического блока и к входу управления элемента 7 сравнения кодов.

Блок 4 синхронизации может быть реализован как, например, показано на фиг. 2. Он включает в себя два одновибратора 17 и 18 и два элемента

19 и 20 задержки, включенных последовательно.

Шина 10 управления состоит из семи цепей (эпюры а-ж, фиг. 3): по цепиа поступает сигнал управления, разрешающий параллельную запись информации в формирователь 3 импульсов управления и регистр 6; по цепям о

, З поступают сигналы на первоначальную запитку обмоток ЫД 1, соответственно а, Ь, С, с1; по цепи е на формирователь 3 поступают сдвиговые импульсы, число которых равно заданному числу шагов ШД 1; по цепи ж поступает признак реверса ШД 1, установливающий формирователь 3 и регистр

4 в режим обратного сдвига.

Устройство работает следующим образом.

На формирователь 3 управляющих импульсов по шине 10 управления пос3 13192 тупают сигналы первоначальной запитки обмоток (эпюры б-д, фиг. 3) и сигнал разрешения параллельной записи (эпюра а, фиг. 3). Коммутатор 2, управляемый формирователем 3, включает соответствующие обмотки ЩЦ 1.

На фазы ШД 1 поступает комбинация, например, аЬс, где символ без черты обо=" ачает высокий потенциал, а с чертой — низкий. Сигнал разреше- ð ния параллельной записи по шине 10 управления поступает на регистр 6 и блок 4 синхронизации, а появившаяся на фазах ШД 1 комбинация поступает на входы сравнения А элемента 7 срав- ц нения кодов и записывается в регистр

6 по сигналу с первого выхода 14 блока синхронизации 4 (эпюра и, фиг. 3). Записанная в регистр 6 информация поступает с его выходов íà 20 входы сравнения 6 блока 7 сравнения кодов..

Таким образом, комбинации на входах сравнения А и Ь блока 7 сравнения кодов одинаковы и на выходе устройст-25 ва 9 сигнал отказа отсутствует, а регистр 6 "запоминает" информацию, записанную с обмоток ШД.

Блок 4 синхронизации работает следующим образом. Одновибратор 17 за- З0 пускается сигналами, поступающими с шины 10 управления (эпюры б-е, фиr.3).

Одновибратор 17 вырабатывает короткий импульс, который задерживается элементом 19 задержки на время, необхо" димое для завершения переходных процессов в формирователе 3 и коммутаторе 2, и с выхода элемента 19 задержки поступает на первый выход 14 блока синхронизации (эпюра и . фиг. 3). 4р и на вход второго одновибратора 18. ,Второй одновибратор 18 вырабатывает короткий импульс, который задерживается элементом 20 задержки на время, необходимое для завершения переходных45 процессов в регистре 6 при записи в него информации или сдвиге и появляется на втором выходе 15 схемы 4 синхронизации (эпюра к, фиг. 3).

Первоначальная запитка обмоток 0

ШД 1 осуществляется один раз в начале работы ШД 1. Повтор запитки обмоток в процессе работы может быть использован для коррекции запитки обмоток в результате обнаружения отказа.

Для осуществления вращения ШД по шине 10 управления на формирова" тель 3 управляющих импульсов и блок 4 синхронизации поступают импульсы

27 4 сдвига (эпюра е, фиг. 3) . Блок синхронизации вырабатывает импульсы синхронизации регистра 6, сдвигающие информацию в регистре и импульсы раэрешения сравнения (эпюра к, фиг. 3).

Эти импульсы поступают на входы регистра 6 и элемента 7 сравнения кодов через входы 13 и 16 логических блоков соответственно. При необходимости на формирователь 3 и вход 11 логического блока может быть подан сигнал реверса (эпюра ж, фиг. 3).

При отсутствии неисправностей после первого импульса сдвига на фазах ШД 1 и входах сравнения А элемента 7 сравнения кодов появляется комбинация с Ъ с Й(при вращении по часовой стрелке), после второго импульса — с bed после третьего — а Ьс d, после четвертого — а Ьс d .

Такие же комбинации появляются на выходах регистра 6 в результате синхронного с вращением ШД 1 сдвига информации, записанной в регистр 6 перед началом вращения. Сдвиг осуществляется импульсами, появляющимися на первом выходе 14 блока 4 синхронизации. Информация с выхода регистра 6 поступает на входы 6 элемента 7 сравнения кодов. Так как на входах сравнения A и 8 элемента 7 сравнения кодов одинаковые сигналы, то с приходом на вход управления сигнала с второго выхода 15 схемы 4 синхро" низации на ее выходе и на выходе 8 логического устройства 5 и, соответственно, на выходе устройства 9 сигнал отказа отсутствует, Наличие в коммутаторе 2 неисправностей типа "обрыв" приводит к пропаданию сигналов на соответствующих входах 12 логического устройства, 5.

При обрыве, например, в фазе а коммутатора 2 на фазе о, ШД 1 не может появиться высокий потенциал, т.е. вместо требуемой последовательности комбинаций имеет место последовательность: в первом такте abc, во втором — аЬcd, в третьем -a Ьсд, в четвертом - a b c d. Соответственно в регистр 6 в такте запитки ШД 1 записывается комбинация а bc3, соответствующая коду 0100, который с приходом первого сдвигового импульса со схемы синхронизации изменяется на код 0010. Следовательно, во втором такте на выходе регистра 6 комбинация а Ьса соответствующая коду 0010, 5 1 3192 не совпадает с комбинацией а b c d на входах А элемента 7 сравнения кодов.

На выходе 8 логического блока 5 и выходе 9 устройства в этом такте появляется сигнал отказа. 5

Неисправность типа "замыкание" цепи обмотки ШД 1 приводит к появлению последовательности î Ьсд, ББсс1, я Ьс o bed, также отличающейся от требуемой.

Предлагаемое устройство обнаруживает также неисправность типа "про- 25 пуск шагов". Если на обмотки ШД 1 по какой-либо причине в течение нескольких (хотя бы двух) тактов приходит одна и та же комбинация, например,о Ьс д, то уже в следующем такте на выходе элемента 7 и выходе устройства 9 появляется сигнал отказа.

Предлагаемое устройство обнаруживает обрыв, короткое замыкание и сбой 35 коммутатора, а также короткое замыкание в обмотке двигателя при любом, в том числе и случайном, алгоритме коммутации, чем достигается цель изобретения. 40

Аналогичным образом устройство фиксирует неисправность коммутатора ,2 типа "замыкание". Замыкание, например, контакта о, приводит к изменению 10 последовательности требуемых комбинаций на последовательность a Lcd, abed àbcd î.bed. Элемент 7 при несовпадении с информацией на выходах регистра 6 вырабатывает сигнал от- 15 каза.

27 6

Формула из обре тения

1. Устройство для обнаружения отказов в шаговом электроприводе, снабженном шинами тактовых импульсов, реверса, установки начального положения, содержащее логический блок, подключенный входами к фазам двигателя, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем регистрации отказов при любом алгоритме коммутации фаз, в него дополнительно введен блок синхронизации, задерживающий выходные импульсы на различающиеся интервалы времени относительно входного импульса, а логический блок состоит из кольцевого реверсивного сдвигового регистра и элемента сравнения кодов, входы сравнения которого соединены с разрядными входами записи и выходами кольцевого реверсивного сдвигового регистра, вход сдвига которого соединен с шиной тактовых импульсов, вход реверса — с шиной реверса, вход разрешения записи — с первым выходом блока синхронизации, разрядные входы записи — с фазами двигателя, а вход разрешения сравнения элемента сравнения кодов соединен со вторым выходом блока синхронизации, вход которого соединен с шиной тактовых импульсов.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок синхронизации содержит две цепи из последовательно соединенных одновибратора и эле. мента задержки, причем первая цепь включена между входом и первым выходом блока, а вторая — между первым и вторым выходами блока.

1319227 иг.

Составитель В. Алфимов

Техред В.Кадар Корректор Л. Пилипенко

Редактор А. Сабо

Заказ 2526/53 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4