Устройство ввода дискретных сигналов

Устройство ввода дискретных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи и обеспечивает повышение пропускной способности . Устройство содержит на передающей стороне 1 датчик 4 стробирующих импульсов , делитель 5, блок памяти (БП) 6, счетчик 7, элемент И-НЕ 8, управляемый инвертор (УИ) 9, регистр 10 и блок стробирования 11, а на приемной стороне 2 делитель 12, блок синхронизации 13, регистр 14, дешифратор 15, УИ 16, триггер 17, датчик стробирующих импульсов 18, блок 19 выделения огибающей серий импульсов, коммутатор 20. На вход устройства поступает дискретный сигнал. Сформированная из него в блоке стробирования 11 импульсная последовательность поступает на счетчик 7. Информация о количестве «1 в пакете со счетчика 7 записывается в БП 6 и далее через УИ 9 в регистр 10. УИ 9 инвертирует последовательность с БП 6, если с элемента И-НЕ 8 поступает команда «I. В регистр 10 через элемент И-НЕ 8 записывается также информация об инвертированном значении первого элемента пакета, подлежащего замене. Последовательность, записанная в регистре 10, имеет достаточную информацию о входном дискретном сигнале для его восстановления. На приемной стороне коммутатор 20 передает поступающий сигнал о количестве «1 в передавае.мом сигнале на регистр 14, а о месте «1 - на триггер 17. 1 ил. с S (Я со :о ю со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1319297 А 1 (51)4 Н 04 J 306

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2! ) 3973525/24-09 (22) 06.11.85 (46) 23.06.87. Бюл. № 23 (72) К. Н. Дручек, В. А. Клишин и А. А. Лелис (53) 621.394.662 (088.8) (56) Емельянов Г. А.,Шварцман В. О. Передача дискретной информации. — М.: Радио и связь, 1982, с. 80 — 81.

Авторское свидетельство СССР № 924885, кл. Н 04 J 3/06, 1982. (54) УСТРОЙСТВО ВВОДА ДИСКРЕТНЫХ СИГНАЛОВ (57) Изобретение относится к технике связи и обеспечивает повышение пропускной способности. Устройство содержит на передающей стороне 1 датчик 4 стробирующих импульсов, делитель 5, блок памяти (БП) 6, счетчик 7, элемент И-НЕ 8, управляемый инвертор (УИ) 9, регистр 10 и блок стробирования 11, а на приемной стороне 2 делитель 12, блок синхронизации 13, регистр 14, дешифратор 15, УИ 16, триггер 17, датчик стробирующих импульсов 18, блок 19 выделения огибающей серий импульсов, коммутатор 20. На вход устройства поступает дискретный сигнал. Сформированная из него в блоке стробирования 11 импульсная последовательность поступает на счетчик 7.

Информация о количестве «1» в пакете со счетчика 7 записывается в БП 6 и далее через УИ 9 в регистр 10. УИ 9 инвертирует последовательность с БП 6, если с элемента И вЂ” НЕ 8 поступает комачда «1». B регистр 10 через элемент И вЂ” НЕ 8 записывается также информация об инвертированном значении первого элемента пакета, подлежащего замене. Последовательность, записанная в регистре 10, имеет достаточную информацию о входном дискретном сигнале для его восстановления. На приемной стороне коммутатор 20 передает поступающий сигнал о количестве «1» в передаваемом сигнале на регистр 14, а о месте «1» — на триггер 17. 1 ил.

1319297

Изобретение относится к технике связи и может быть использовано для организации каналов передачи дискретных сигналов по цифровым трактам.

Цель изобретения — повышение пропуск ной способности.

На чертеже приведена электрическая структурная схема устройства ввода дискретных сигналов.

Устройство ввода дискретных сигналов содержит передающую 1, приемную 2 стороны и цифровой тракт 3.

Передающая сторона 1 содержит первый датчик 4 стробирующих импульсов, первый делитель 5, блок 6 памяти, счетчик 7, элемент И вЂ” HE 8, первый управляемый инвертор 9, первый регистр 10 и блок ll стробирования.

Приемная сторона 2 содержит второй делитель 12, блок 13 синхронизации, второй регистр 14, дешифратор 15, второй управляемый инвертор 16, триггер 17, второй датчик 18 стробирующих импульсов, блок 19 выделения огибающей серий импульсов и коммутатор 20.

Устройство ввода дискретных сигналов работает следующим образом.

На вход передающей стороны 1 поступает входной дискретный сигнал, а на вход блока 11 стробирования — последовательность стробирующих импульсов с первого датчика 4 стробирующих импульсов. Последовательность, образованная блоком 11 стробирования, поступает на вход счетчика 7. Информация через счетчик 7 поступает в блок 6 памяти по сигналу с первого делителя 5, на вход которого поступает стробирующая последовательность с первого датчика 4 стробирующих импульсов. Коэффициент деления первого делителя 5 устанавливает размеры пакета, на которые разбивается последовательность, образованная в блоке ll стробирования. При этом счетчик 7 определяет количество «1» в каждом пакете и на выходе счетчика 7 формируется двоичное число, соответствующее числу «1», поступивших на него. Коэффициент деления определяется по формуле

К= 2" — 1 с гп+ 1, где (— коэффициент деления первого делителя 5; — количество элементов в пакете, передаваемом по цифровому тракту; т — количество стробирующих импульсов, приходящихся на самую короткую дискретную посылку (определяется исходя из требования по краевым искажениям) .

Запись информации о количестве «1» в пакете в первый регистр 10 проходит через первый управляемый инвертор 9 при ее считывании с блока 6 памяти. В первый регистр

Формула изобретениЯ

Устройство ввода дискретных сигналов, содержащее на передающей стороне первый датчик стробирующих импульсов, выход коl0 через элемент И вЂ” НЕ 8 записывается также информация об инвертированном значении первого элемента пакета, подлежащего замене. Инверсия указанного элемента нужна для улучшения структуры сигнала, передаваемого по цифровому тракту при поступлении на вход устройства дискретного сигнала с нулевым состоянием. Первый управляемый инвертор 9 инвертирует последовательность с блока 6 памяти в случае поступления управляющей команды «1» с элемента И вЂ” HE 8, на второй вход которого поступает сигнал с второго выхода первого делителя 5. Последовательность, записанная в первом регистре IO, имеет достаточ15 ную информацию о входном дискретном сигнале для его восстановления. С первого регистра 10 информация передается через цифровой тракт 3 на коммутатор 20, который транслирует поступающий сигнал о количестве «1» в передаваемом сигнале на второй регистр 14, а о месте «1» — на второй вход триггера 17. Переключение коммутатора 20 происходит по команде с второго дел и тел я 12.

Для синхронной работы передающей 1 и приемной 2 сторон начальной установкой второго делителя 12 управляет блок 13 синхронизации, который в качестве синхронизирующей может использовать комбинацию вида «11110», образующуюся при передаче двух и более подряд следующих единичных входных дискретных сигналов, подлежащих передаче. В случае использования устройства ввода дискретных сигналов при построении многоканальной аппаратуры передачи дискретных сигналов установкой второго делителя 12 управляет общестанционное оборудование синхронизации передающей стороны 1. В этом случае необходимость в индивидуальном блоке 13 синхронизации отпадает. Информация о количестве «I» с второго регистра 14 переписывает40 ся в дешифратор 15, на выходе которого выдается серия «1», соответствующая двоичному числу, поступившему на него. Г1оследовательность с выхода дешифратора 15 поступает на второй управляемый инвертор

16, работой которого управляет триггер 17.

Последний вырабатывает сигнал только в случае поступления на его второй вход «1».

Полученная выходная последовательность второго управляемого инвертора 16 поступает на блок 19 выделения огибающей се50 рии импульсов, на выходе которого образуется последовательность сигнала, эквивалентная сигналу, подлежащему передаче.

1319297

Составитель А. Левитская

Редактор И. Николайчук Текред И. Верес Корректор Е. Рошко

Заказ 2534!57 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная. 4 торого соединен с входом первого делителя, первый выход которого соединен с первым входом блока памяти и первым входом счетчика, а на приемной стороне второй делитель, вход которого соединен с выходом блока синхронизации, отличающееся тем, что, с целью повышения пропускной способности, в него введены на передающей стороне элемент И вЂ” НЕ, первый управляемый инвертор, первый регистр, блок стробирования, выход которого соединен с первым входом элемента И вЂ” НЕ и вторым входом счетчика, выходы которого соединены соответственно с входами блока памяти, выход элемента И вЂ” HE соединен с первым входом первого управляемого инвертора и первым входом первого регистра, вторые входы которого соединены соответственно с выходами первого управляемого инвертора, вторые входы которого соединены соответственно с выходами блока памяти, а второй выход делителя соединен с вторым входом элемента И вЂ” НЕ, вход блока стробирования соединен с выходом первого датчика стробирующих импульсов, а на приемной стороне — второй регистр, дешифратор, второй управляемый инвертор, триггер, второй датчик стробирующих импульсов, блок определения огибающей серий импульсов, коммутатор, первый выход которого соединен с первым входом второго регистра, выходы которого соединены соответственно с входами дешифратора, выход которого соединен с первым входом второго управляемого инвертора, второй вход которого соединен с выходом триггера, первый вход которого соединен с первым входом коммутатора, первым выходом второго делителя, и вторым входом второго регистра, второй выход которого соединен с входом второго датчика стробирующих импульсов и первым входом блока выделения огибающей серий импульсов, второй вход которого соединен с выходом второго управляемого инвертора, второй вход триггера соединен с вторым выходом коммутатора, вход блока синхронизации соединен с входом коммутатора, при20 чем передающая сторона соединена с приемной стороной через цифровой тракт, причем выход первого регистра является выходом передающей стороны, а вход коммутатора является входом приемной стороны.