Устройство для обработки статистической информации

Устройство для обработки статистической информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к специализированным вычислительным устройствам , предназначенным для обработки статистической информации, и является усовершенствованием изобретения по авт.св. № 1254509. Цель изобретения - повьппение точности. Устройство содержит блоки записи массивов данных , регистры, элементы ЗАПРЕТ, узлы сравнения, переключатели, элементы задержки, элементы ИЛИ, счетчик, буферный регистр, блоки определения максимального числа, блок памяти, делитель, генератор тактовых импульсов . Предлагаемое устройство позволяет исключить, ошибки в построении вариационного ряда за счёт учета частоты встречаемости ранжированных значений . 4 ил. СЛ С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (504 G 06F 536

ВС(: 1Я -f,*.:7 ! 3

ggg Щ„ : 1""

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

3Ь

° ««

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61), 1254509 (21) 4011649/24-24 (22) 08.01 ° 86 (46) 30 06.87. Бюл. N 24 (72) С.С.Кукушкин, В,П,Баранов и В.И.Колесников (53) 681.3 (088.8) (56) Авторское свидетельство СССР

В 1254509, кл. С 06 Р 15/36, 1985. (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ СТАТИСТИЧЕСКОЙ ИНФОРМАЦИИ (57) Изобретение относится к специализированным вычислительным устройствам, предназначенным для обработки статистической информации, и являÄÄSUÄÄ 1320815 А 2 ется усовершенствованием изобретения по авт.св. 9 1254509. Цель изобретения — повышение точности, Устройство содержит блоки записи массивов данных, регистры, элементы ЗАПРЕТ, узлы сравнения, переключатели, элементы задержки, элементы ИЛИ, счетчик, буферный регистр, блоки определения максимального числа, блок памяти, делитель, генератор тактовых импульсов. Предлагаемое устройство позволяет исключить ошибки в построений вариационного ряда за счет учета частоты встречаемости ранжированных значений. 4 ил.

1320815

Изобретение относится к вычислительной технике и предназначено для обработки информации, представляющей собой случайную последовательность.

Цель изобретения — повышение точности за счет исключения ошибок в построении вариационного ряда при наличии в анализируемой статистической выборке повторяющихся значений.

На фиг.1 приведена структурная электрическая схема устройства; на фиг.2 — блок памяти; на фиг.3 — блок определения максимального числа; на фиг. 4 - диаграмма работы блока оп15 ределения максимального числа, Устройство содержит блоки 1 загиси массивов данных; регистры 2 и 3, элементы ЗАПРЕТ 4 и 5, узлы 6 и 7 сравнения, переключатели 8 и 9, элементы 10 — 12 задержки, элементы

ИЛИ 13, элемент 14 задержки, дополнительный элемент ИЛИ 15, счетчик

16, буферный регистр 17, блоки 18 определения максимального числа, блок 19 памяти„ делитель 20, генератор 21 тактовых импульсов, связи

22 — 29.

Блок памяти (фиг.2) содержит переключатель 30, регистры 31, элементы ИЛИ 32, элементы ЗАПРЕТ 33, триг30 геры 34, переключатели 35, регистры

36, связи 37 и 38.

Блок определения максимального значения (фиг.3) содержит узлы 39 сравнения, элементы 40 и 41 задержки триггеры 42 и 43, элементы И 44 и 45, элементы НЕ 46 и 47, элементы

ИЛИ 48 и 49,. элементы ЗАПРЕТ 50 и

51, элементы И 52, элементы ИЛИ 53 и 54, переключатели 55 и 56, элемент

ИЛИ 57, связи 58-61 между блоками.

Устройство работает следующим об разом.

11ассив из 4К значений статис45 тической выборки, подвергающийся ранжированию, задним фронтом первого поступившего по связи 28 импульса синхронизации, сформированного на выходе делителя 20, заносится в регистры 2 и 3 с первых по 2К-тые,При

50 этом запись в буферном регистре 17 стерта, следовательно, на выходах схем 6 и 7 сравнения и на выходах переключателей 8 и 9 не будут сфор55 мированы сигналы совпадений значений, записанных в регистрах 2 и 3 и в буферном регистре 17. Элементы

ЗАПРЕТ 14 и 15 открыты и записанные в регистрах 2 и 3 значения статистической выборки, представленные параллельным потенциальным двоичным кодом, где символу "1" соответствует высокий потенциал, а символу "0"низкий (фиг.4, 24 и 25), подаются на соответствуницие входы блоков 18 определения максимального числа, выполненных аналогично друг другу.

Работа блока 18 определения максимального числа заключается в следующем. Поступающие на его входы по связям 24 и 25 двоичные числа запоминаются поразрядно при помощи триггеров 42 и 43 и подвергаются сравнению. При этом символу "1" соответствует высокий потенциал на выходе

f триггера, а символу "0" — низкий.

Такое состояние триггеров сохраняется до прихода с выхода делителя 20 на сбрасывающие входы триггеров оче" редного синхронизирующего импульса по связи 27.

Формируемые таким образом импульсные комбинации сравниваемых чи" сел (фиг.4, 24 и 25) инвертируются элементами HE 46 и 47 и поступают на соответствующие элементы И 44 и

45. Элементами И 44 и 45 реализуется принятое логическое правило сравнения чисел: из сравниваемых двоичных чисел то максимальное, у которого символ "1" в более старшем разряде, т.е. на выходе элемента И 44 (фиг. 4, 58) появляется импульс, если в старшем разряде первого числа символ "1" и в аналогичном старшем разряде второго числа (фиг. 4, 59) символ "0".

На фиг.4 для большей наглядности кодовые комбинации числа, поступающие на входы по связи 24, изображены сплошными линиями, в комбинации двоичных сигналов, поступающие на входы по связи 25 — пунктирными. Соответствующим образом представлены и импульсные сигналы, формируемые в результате работы узлов 39 сравнения на соответствующих выходах. По аналогии, если в первом старшем разряде первого числа "0", а в аналогичном разряде второго числа "1"„ как это имеет место в третьей паре сравниваемых чисел (фиг,4), то импульс появляется на выходе 59.

Если большее число определяется по результатам сравнения старших разрядов, то возникает необходимость! 3208! 5 исключить результаты сравнения в младших разрядах. С этой целью импульс результата сравнения старших разрядов, сформированный на одном из выходов 58 или 59, через соответствующие элементы ИЛИ 48 и 49 запрещает, воздействуя на запрещающий вход элементов ЗАПРЕТ 50 и 51 последующих схем сравнения, прохождение импульс сов результатов сравнения в более млафЬих разрядах на соответствующие выходы схем сравнения.

Для повышения надежности запрета импульсов результатов сравнения запись символов сравниваемых значений в триггеры 42 и 43 более младших разрядов производится с возрастающей задержкой в элементах 40 и 41 задержки, определяемой переходными процессами в элементах И 44 и 45 и элемен- 20 тах И 44 и 45 и элементах НЕ 46 и 47.

В результате этого запрещающий импульс в предшествующей схеме сравнения будет сформирован несколько раньше импульса результата сравнения в последующих схемах сравнения, что способствует повышению надежности работы блока в целом.

Сформированный импульс результата сравнения (фиг. 4, 58 и 59) проходит через соответствующие элементы

ИЛИ 53 и 54 (фиг. 4, 60 и 61) и открывает один из переключателей 55 или

56 для прохождения числа, признанного по результатам сравнения наиболь- 35 шим, через элемент ИЛИ 57 на выход блока. Например, для первой пары сравниваемых чисел символы первых двух старших разрядов совпадают. Это значит, что на выходах элементов 40

И 44 и 45 первых двух схем сравнения импульс не появляется и запрещающий сигнал на третьем входе третьего узла 39 сравнения не формируется, Первое несовпадение символов происходит в третьем узле 39 сравнения и на входе 58з (фиг,4,58 ) появляется импульс. Этим импульсом будет считано первое число 10110011, как наибольшее, и одновременно запрещена выдача сигнала результата сравнения из других узлов сравнения.

Для четвертой пары сравниваемых чисел сигнал результата сравнения формируется в четвертой схеме сравнения на ее выходе 59 . Он поступаф ет, как управляющий импульс, на исполнительную часть блока 18. На выходы 29 блока 18 проходят символы второго из сравниваемых чисел

01 1 1 001 1 .

Если сравниваемые двоичные числа различаются только символами в младшем разряде, то управляющий импульс будет сформирован в последней схеме

39 сравнения. Управляющий импульс формируется в последнем узле 39 сравнения также в случае равенства сравниваемых чисел (совпадения всех разрядов сравниваемых двоичных чисел) °

При этом, если в младшем разряде сравниваемых чисел символы "1, то импульс результата совпадения появляется на выходе первого элемента

И 52, если "0" — то на выходе второго элемента И 52.

Сформированный импульс разрешает через элемент ИЛИ 54 считывание одного из совпавших чисел через переключатель 56 и элемент ИЛИ 57 на выход блока 18 °

Таким образом, на выходах 29 блоков 1 8 определения максимального числа первой очереди сравнения будут выделены из общего массива статистической выборки, равного 4К, 2К наибольших значений, которые поступают в последующие блоки 18 с 2К-го по ЗК-й для определения максимального числа. В результате сравнения в этих блоках будут выделены из 2К входных значений статистической выборки К ее наибольших значений.

Аналогичным образом в блоках 18 определения максимального числа третьей очереди сравнения из К значений статистической выборки будут выделены К/2 наибольших значений. Сравнение производится до тех пор, пока на выходе последнего блока определения максимального числа не будет выделено одно наибольшее число статистической выборки.. Выделенное число заломинается буферным регистром 17 и записывается в первый регистр первой группы регистров блока 1.9 памяти.

Записанное буферным регистром 17 наибольшее число сравнивается в блоках 1 со значениями, записанными в регистрах 2 и 3. Если результат сравнения на выходе схем 6 и 7 равен нулю, что имеет место при равенстве сравниваемых значений, то на выходе соответствующего переключателя 8 или 9 будет сформирован импульс, 1320315

Сформированный импульсный сигнал, воздействуя на запрещающий вход соответствующего элемента ЗАПРЕТ 4 или

5, исключает участие н последующем сравнении в блоках !8 самого наиболь- 5 шего числа, выделенного в первом цикле работы устройства. Этим же импульсом, но задержанным соответствующим элементом 10 или 11 задержки, выделенное в первом цикле работы уст10 ройства число стирается н одном или нескольких (при наличии в массиве данных не одного, а нескольких таких чисел) соответствующих регистрах.

Одновременно сформированный сиг-. нал или сигналы при наличии повторений поступают непосредственно через соответствующие элементы 12 и 14 задержки, обеспечивающие их разнесение но времени, элементы ИЛИ 1-3 и дополнительный элемент, ИЛИ 15 на вход счетчика 16. Разнесение во времени моментон появления сигналов сравнения обеспечивается линейно возрастающей с увеличением порядкового номера регистров 2 и 3 задержкой в элементах 12 и 14 задержки.

В результате н счетчике 16 записано число, соответствующее числу повторений в записанном и регистрах

2 и 3 массиве данных значения, занесенного в буферный регистр 17. Импульсом синхронизации по связи 27 число повторений переписывается из счетчика 16 через открытый элемент

И 35 в первый регистр 36„ второй

1 группы регистров блока 19 памяти (фиг.2). Одновременно стирается число, записанное н буферном регистре !7, а также сбрасываются в нулевое состояние триггеры 42 и 43 в блоках 18 определения максимального числа. Записью наибольшего числа и количества его повторений н анализируемой выборке заканчивается первый цикл работы устройства, Исключение числа из массива данных в результа; те стирания эквивалентно его замене числом 00000000, Следовательно, работа устройства но втором и последующих циклах не имеет отличий от ука— занной. Результатом работы устройст, ва во втором и последующих циклах будет выделение второго и последующих значений вариационного ряда. При этом рядом со значением чисел нариа— ционного ряда записаны и числа их повторений в анализируемой выборке.

Запись выделенных наибольших значений н регистры 31 и количества их повторений н регистры 36 (фиг,2) производится следующим образом.

При поступлении на вход блока 19 выделенного наибольшего значения, импульсы кода, идентифицируемые как

"1", проходит через элемент ИЛИ 311 и открытый элемент ЗАПРЕТ 33, на вход триггера 34„, устанавливая на его выходе высокий потенциал, Перевод триггера н такое состояние обеспечивает открытие переключателя 30, для занесения выделенного числа в первый регистр 31 .

Код записанного в регистр 31„ числа устанавливает второй триггер 34 в состояние с высоким потенциалом на его выходе и одновременно запирает первый элемент ЗАПРЕТ ЗЗ, а также возвращает первый триггер 34 в

его исходное состояние и открывает переключатель 35„ для занесения числа повторений выделенного числа в анализируемой выборке н регистр 36„.

При поступлении на вход блока 19 второго по абсолютной величине значения, открываются второй переключатель 30 для занесения числа во второй регистр 31> и переключатель 35 для записи числа его повторения в регистр Збт. Одновременно подготовлен для записи следующего (третьего) числа регистр 31> . Последующая работа блока аналогична.

В результате работы предлагаемо-, го устройства н регистрах 31 записуются ранжированные значения статистической выборки в порядке убывания, а в регистрах Зб — числа, характеризующие частоту их нстречаемости.

Ф о р м у л а и з о б р е т ения

Устройство для обработки статистической информации по авт,сн, Р 1254509, о т л и ч а ю щ е е с я тем, что, с целью понышения точности, в него введены дополнительный элемент ИЛИ и счетчик, в первый блок записи массивов данных введены третий элемент задержки и элемент ИЛИ, но второй и все последующие блоки записи массивов данных введены третий и четвертый элементы задержки и элемент ИЛИ, причем в первом блоке записи массивов данных выход перного переключателя соединен с первым,1320815 входом элемента ИЛИ, выход второго переключателя через третий элемент задержки соединен с вторым входом элемента ИЛИ, во втором и последующих блоках записи массивов данных выходы первого и второго переключателей соединены соответственно через третий и четвертый элементы задержки с первым и вторым входами элемента ИЛИ, выход элемента ИЛИ каждого 10 из блоков записи массивов данных соединен с соответствующим входом допол-. нительного элемента ИЛИ, выход которого соединен со счетным входом счетчика, разрядные выходы которого соединены с разрядными информационными входами второй группы блока памяти, дополнительный информационный выход блока памяти является выходом числа повторений значений чисел вариационного ряда устройства.

В1

/ ° ° ° 1 ° °

38 „

27 З7

t2

5 5

zj

bf

Составитель В.Орлов

Редактор И.Касарда Техред Н.Глуценко Корректор Т.Колб

Заказ 2660/52 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграйическое предприятие, r. Ужгород, ул.Проектная, 4