Устройство для измерения вероятностных характеристик фазы случайного сигнала

Устройство для измерения вероятностных характеристик фазы случайного сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано при создании приборов для измерения вероятностных характеристик. Целью изобретения является повьшение быстродействия. Устройство содержит формирователь 1 импульсов, умножитель 2 частоты, преобразователи 3 и 4 фаза - временной интервал, распределитель 3 импульсов, временные селекторы 6 и 7, переключатель 8, счетчик 9, сумматор 10, переключатель 11, блоки 12 и 13 памяти, переключатель 14, переключатель 15, вре менной селектор 16, счетчик 17, триггер 18, элемент ИЛИ 19, триггер 20, счетчик 21, коммутатор 22. Устройство позволяет получить оценки условного и безусловного математических ожиданий, среднеквадратического от . клонения, функции регрессии, корреляционных функций и плотности распределения вероятностей. 1 ил. i (Л со ГчЭ О сх ND ГО

СООЗ СОВЕТСКИХ

СО0ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (5д 4 G 06 G 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2,1 ) 3934405/24-24 (22) 17.07,85 (46) 30.06.87. Бюл. Р 24 (71) Киевский политехнический инсти— тут им. 50-летия Великой Октябрьской социалистической революции (72) Г. Н, Потапова и В. И. Копырин (53) 681.333(088.8) (56) Авторское свидетельство СССР

11 920563, кл. G 01 Н 25/00, 1981, Авторское свидетельство СССР

У 1112377, кл. G 06 Г 7/5?, 1983..(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ВЕРОЯТ.НОСТНЫХ ХАРАКТЕРИСТИК ФАЗЫ СЛУЧАЙНОГО СИГНАЛА (57) Изобретение относится к специализированным средствам вычислительной техники и может быть использовано при создании приборов для измере„„SU„, 1320822 ния вероятностных характеристик. Целью изобретения является повышение быстродействия, Устройство содержит формирователь 1 импульсов, умножи тель 2 частоты, преобразователи 3 и 4 фаз а — вр еменной интервал, р аспределитель 5 импульсов, временные селекторы 6 и 7, переключатель 8, счетчик 9, сумматор 10, перекпючатель 11, блоки 12 и 13 памяти, переключатель 14, переключатель 15, временной селектор 16, счетчик 17, триггер 18, элемент ИЛИ 19, триггер 20, счетчик 21, коммутатор 22. Устройство позволяет получить оценки условного и безусловного математических ожиданий, среднеквадратического отклонения, функции регрессии, корреляционных функций и плотности распределения вероятностей. 1 ил. С:

1320822

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано при создании приборов для измерения вероятностных характеристик.

Цель изобретения — повышение быстродействия, На чертеже приведена блок-схема предлагаемого устройства, Устройство содержит формирователь

1 импульсов, умножитель 2 частоты, преобразователи 3 и 4 фаза — временной интервал, распределитель 5 импульсов, временные селекторы б и 7, переключатель 8, счетчик 9, сумма..тор 10, переключатель 11, блоки 12 и 13 памяти, переключатели 14 и 15, временной селектор 16, счетчик 17, триггер 18, элемент ИЛИ 19, триггер

20, счетчик 21, коммутатор- 22.

Общее число выборок N задается распределителем 5. С появлением на первом выходе распределителя 5 сигнала код, сортветствующий оценке ма1 тематического ожидания, из блока 13 памяти переписывается в блок 12 памяти. На этом цикл измерения математического ожидания заканчивается.

Значение среднеквадратичного отклонения измеряется в положении "2" переключателей, При этом импульсы, образующиеся на выходе временного селектора б, поступают в счетчик 9, в ,который перед каждым измерением в до— полнительном коде вводится значение оценки математического ожидания по команде управляющего сигнала "Считывание" из блока 12 памяти, поступающей с третьего выхода распределителя

5, При этом код разности, формируе— мый в счетчике 9 и пропорциональный значению приращения фазы л „(1,-)

Y (t; ) — m (q ), поступает на второй вход сумматора 10, где суммируется с кодом, поступающим на первый вход сумматора с выхода блока 13 памяти (аналогично указанному).

Суммирование выполняется без учета знака разности (контакт "2" второ— го переключателя 11 разомкнут). По истечении N выборок в соответствующей ячейке памяти блока 13 памяти накапливается число А = ? _#_b«(д„) (коэффициент определяется видом рас— пределения вероятностей исследуемой

Фазы).

Если теперь на вход преобразователя 3 подать напряжение реализации второго случайного процесса и цикл измерений повторить, предварительно выставив время измерения (объем выборки) в распределителе 5, равным

N„ = i0 N/À, то в соответствующей

Ю ячейке памяти блока 13 в конце цикла измерения получают непосредственно отношение оценок среднеквадратических отклонений процессов, т.е. Д (у„ ) и 5" (ig„), При измерении условного математического ожидания и функции регрессии переключатели ставятся в положение

"4", К преобразователям 3 и 4 подключаются сигналы с исследуемыми стационарно связанными фпуктуирующими фазами. Сигнал опорной частоты пос" тупает на формирователь 1 импульсов.

Выходные сигналы преобразователей 3 и 4 открывают временные селекторы б и 7 на время Г„; и „;, которые заполняются квантующими импульсами, поступающими с умножителя 2 частоты, Количество импульсов в пачках и„; и и,- в выбранном масштабе определяет значение фазы в момент времени 1 .

q„(t;) = k n„; и „(,.) = k пу„.

Импульсы с выхода временного селектора 6 поступают на счетный вход счетчика 9, на вход начальной установки которого поступает с блока 12 памяти перед каждым тактом измерения код нуля (т.е, счетчик 9 сбрасывается в нуль).

Импульсы с выхода временного селектора 7 поступают на счетный вход счетчика 17, Код числа, пропорционального фазе с „(1;), образующийся в счетчике 17 через коммутатор 22, поступает на адресный вход блока 13 памяти, указывая адрес V-й ячейки памяти, где будст выполняться обмен информации. По команде Считывание, поступающей с второго выхода распределителя 5, код, находящийся в этой ячейке, поступает на первый вход сумматора 10 (вначале нуль, а затем код, образующийся в этой ячейке памяти на предыдущих тактах измерения), На второй вход сумматора 10 поступает код числа, пропорциональный значению фазы д„(t; ), со счетчика 9, Код результата суммирования, полученный на выходе сумматора 10, записывается опять в V-тую ячейку памяти блока 13 памяти по команде, поступающей на вход

1320822

"Запись" блока 13 памяти с третьего выхода распределителя 5.

Таким образом, по истечении N выборок в каждой ячейке блока 13 памяти накапливается число, пропорцио- 5 нальное оценке условного математического ожидания, т.е, ординате функции регрессии, При измерении функции корреляции переключатели находятся в положении

"3". Импульсы с выхода временного селектора 7 поступают на нулевой вход триггера 18 непосредственно, а на единичный вход триггера 18 — через счетчик 17. Коэффициент пересчета счетчика 17 выбирается в соответст— вии с выбранным уровнем анализа, оптимальное значение которого в смысле минимума продолжительности измерения, например, для нормального распределе-20 ния случайной фазы равно m(y)+-1,41 ().

Еспи количество импульсов в пачке на выходе временного селектора 7 равно коэффициенту пересчета счетчика 17 (n = k„), то на выходе счетчика 17 появляется сигнал, устанавливающий триггер 18 в положение, при котором на его выходе формируется разрешающий потенциал, который через элемент

ИЛИ 19 поступает на управляющий вход временного селектора 16.

На информационный вход временного селектора 16 поступает импульс с второго выхода распределителя 5 в конце каждого такта измерения, который че — 35 рез временной селектор 16 поступает на счетный вход счетчика 21 и единичный вход триггера 20, Последний перебрасывается, создавая через элемент

ИЛИ 19 разрешающий потенциал на входе временного селектора 16. Как только на выходе счетчика 21 появляется сигнал переполнения, триггер 20 перебра— сывается в исходное нулевое состоя45 ние.

Селектор 16 закрывается до тех пор, пока на выходе триггера 18 не появляется разрешающий потенциал, соответствующий случаю и 1;= k,. Если

n> (k» то на выходе счетчика 17 сиг50 31 нал не появляется. Если n„= Е + 1, то на выходе счетчика 17 появляется сигнал, который приводит к тому, что на выходе триггера 18 появляется раз55 решающий потенциал, который через элемент ИЛИ 19 поступает на управляющий вход временного селектора 16. Од— нако импульс, порядковый номер котоРого равен и — — — k „+ 1, с выхода временного селектора 7 возвращает триггер 18 в исходное состояние еще до появления очередного импульса с второго выхода распределителя 5. Временной селектор 1б закрывается. Счетчик 17 перед каждым тактом измерения устанавливается в исходное состояние сигналом с третьего выхода распределителя 5, Шаг измерения корреляционной функции определяется интервалом следова— ния импульсов с второго выхода распределителя 5. Объем счетчика 21 определяется числом ординат корреляционной функции, подлежащих определению.

Код, сформированный в счетчике 21, равный аргументу корреляционной фунКции р „„(), через коммутатор 22 (управляющий вход коммутатора 22 в этом режиме соединен с третьим выходом распределителя 5 через четвертый переключатель 15) поступает на адресный вход блока 13 памяти.

Импульсы с выхода временного селектора б поступают на вход счетчика 9, в котором перед каждым измерением устанавливается код, соответствующий оценке математического ожидания, Суммирование в сумматоре 10 в этом случае выполняется с учетом знака кода разности д q (t; + 7 ), поступающей с выходя счетчика 9 в соответствии .с подготовительным сигналом на управляющем входе сумматора 10 с подвижного контакта третьего переключателя 11, В дальнейшем устройство работает так же, как и при измерении функции регрессии. Накопленное в каждой ячейке блока 13 памяти число за цикл измерения пропорционально оценке ординат функции корреляции.

Если на вход устройства в этом режиме измерения подключить два сигнала х(1) и у(1) с0 стационарно связанными флуктуирующими фазами, то за интервал измерения Т,, получают в каждой ячейке блока 13 памяти оценку произведения нормированной функции корреляции (взяимной) на отношение среднеквадратических отклонений первОГО и втОРОГО ПРОЦРГГОв v4„(t) и (Ф )

1

6 ), " ч " ь, В положении переключателей "5" получают оценку плотности вероятнос13?0822 рактеристики. ти распределения случайной фазы сигнала. При этом сигнал с исследуемой случайной фазой подключается на вход преобразователя 4 фаза — временной интервал, Формируемые на выходе вре— менного селектора 7 пачки импульсов и ; в выбранном масштабе определяют зйачение фазы в момент времени t, ! у„(С,) = К и„.;.

Импульсы с выхода вр еменно ro селектора 7 поступают на счетный вход счетчика 17. Код числа, пропорционального фазе p„(t,), образующейся в счетчике 17 через коммутатор 22, поступает на адресный вход блока 13 памяти, указывая адрес Б-й ячейки памяти, где будет выполняться обмен информации. По команде "Считывание, поступающей с второго выхода распре— делителя 5, код, находящийся в этой ячейке, поступает на первый вход сумматора 10 (вначале нуль, затем код, образующийся в этой ячейке на предыдущих тактах измерения). На второй вход сумматора 10 поступает код числа каждый раз равного единице, так как на вход счетчика 9 в этом режиме поступает сигнал не с выхоца временного селектора 6, а с второго выхода распределителя 5, который поступает через пятый неподвижный контакт первого переключателя 8. ТаKHM образом, на каждом такте измерения число в соответствующей ячейке памяти блока 13 памяти увеличивается на единицу.

Накопленное в каждой ячейке памяти блока 13 памяти число пропорционально оценке ординат плотности вероятности случайной фазы сигнала за время измерения Х„„.

Общее число выборок И во всех режимах измерения задается распределителем 5. Надлежащий выбор числа N позволяет получить прямой отсчет оценки измеряемой вероятностной хаФормул а и з о б р е т е н и я

Устройство для измерения вероятностных характеристик фазы случайного сигнала, содержащее преобразователь фаза — временной интервал, переключатели, умножитель частоты, формирователь импульсов, первьгл триггер, первый и второй счетчики, сумматор, пер5

55 вый и второй временные селекторы, первый блок памяти, вход синхронизации устройства соединен с входом формирователя импульсов, выход которого подключен к тактовым входам преобразователей фаза — временной интервал и входу умножителя частоты, выход которого соединен с тактовыми входами

nepaoro и второго временных селекторов, выходы преобразователей фаза— временной интервал подключены к информационным входам первого и второго временных селекторов соответственно, выходы которых соединены с информационным входом первого переключателя и входом установки в нуль первого триггера соответственно, а такГ же со счетным входом второго счетчика, выход первого переключателя подключен к счетному входу первого счетчика, информационный вход которого соединен с выходом первого блока памяти, выход первого счетчика подключен к первому входу первого сумматора, второй вход которого соединен с выходом второго переключатеЛя, информационный вход которого подключен к выходу старшего разряда первого счетчика, вход записи первого блока памяти соединен с выходом третьего переключателя, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены третий счетчик, второй блок памяти, коммутатор, элемент ИЛИ, второй триггер, третий временной селектор, распределитель импульсов, вход запуска которого соединен с выходом формирователя импульсов, управляющий вход первого переключателя объединен с тактовым входом третьего временного селектора и входом считывания второго блока памяти и подключен к первому выходу распределителя импульсов, втоv рой выход которого соединен с управляющими входами третьего и четверто» го переключателей, третий выход распределителя импульсов подключен к входу сброса второго счетчика, выходстаршего разряда которого соединен с входом установки в единицу первого триггера, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом второго триггера, вход установки в нуль которого подкпючен к выходу старшего разряда третьего счетчика, информационный выход которого соединен

1320822

Составитель И, Мухин

Техред Н. Глущенко

Редактор И, Касарда

Корректор Т. Колб

Заказ 2660/52

Тираж 672

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, W-35, Раушская наб., д. 4/5

Подписное

Производственно — полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 с первым информационным входом комму— татора, второй информационный вход которого подключен к информационному выходу второго счетчика, выход элемента ИЛИ соединен с информационным входом третьего временного селектора, выход которого подключен к счетному входу третьего счетчика и входу установки в единицу второго триггера, выход четвертого переключателя соеди- 10 нен с управляющим входом коммутатора, выход которого подключен к адресному входу второго блока памяти-, информационный вход которого соединен с выходом сумматора, третий вход которо— го подключен к выходу второго блока памяти и объединен с информационным входом первого блока памяти, вход считывания которого объединен с входом записи второго блока памяти и соединен с третьим выходом распределителя импульсов, информационные входы первого и второго преобразователей фаза — временной интервал являются вхо— дами задания первого и второго случайных процессов устройства соответственно.