Цифровой анализатор спектра

Цифровой анализатор спектра

Иллюстрации

Показать все

Реферат

 

Изобретение относится к устройствам измерения частоты, амплитуды и фазы гармоник цифровыми методами. Цель изобретения - повышение точности измерения при сокращении времени анализа. Анализатор спектра содержит аналого-цифровой преобразователь I, блок 2 тригонометрического умножения, сумматор 3, блок 4 памяти, блок 5 накопления и блок 11 управления. Введение блока 7 измерения частоты и блока 8 измерения амплитуды и фазы позволяет измерять значения параметров также в тех случаях, когда частоты гармоник не совпадают со значени-. ями дискретных частот компонент ДПФ сигнала, что снижает погрешность измерений параметров. Введение блока 9 коррекции и блока 10 регистров сдвига позволяет совместно с блоком 2 тригонометрического умножения реапи зовать алгоритм аддитивной,итерационной коррекции погрешностей измерения параметров гармоник. 2 з.п. ф-лы, 1 1 ил. с СО IND ю ы fto

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И1

А1 (50 4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

;3>

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А BTOPCKOIVIV СВИДЕТЕЛЬСТВУ (21) 3969969/24-21 (22) 29.10 ° 85 (46) 07.07.87. Бюл. 9 25 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) В.А.Буров и Ю.М.Туз (53) 621.317.757(088.8) (56) Авторское свидетельство СССР

11- 807187, кл. G 01 R 23/00, 1981. (54) ЦИФРОВОЙ АНАЛИЗАТОР CIIEKTPA (57) Изобретение относится к устройствам измерения частоты, амплитуды и фазы гармоник цифровыми методами.

Цель изобретения — повышение точности измерения при сокращении времени анализа. Анализатор спектра содержит аналого-цифровой преобразователь l блок 2 тригонометрического умножения, сумматор 3, блок 4 памяти, блок 5 накопления и блок 11 управления. Введение блока 7 измерения частоты и блока 8 измерения амплитуды и фазы позволяет измерять значения параметров также в тех случаях, когда частоты гармоник не совпадают со значени-, ями дискретных частот компонент ДПФ сигнала, что снижает погрешность измерений параметров. Введение блока 9 коррекции и блока 10 регистров сдвига позволяет совместно с блоком 2 тригонометрического умножения реализовать алгоритм аддитивной,итерационной коррекции погрешностей измерения параметров гармоник. 2 э.п. ф-лы, 1 l ил.

13221?2 на фиг. 6 — структурная схема коррек- 20 которого подключен к входу 12 блока 40

2 тригонометрического умножения. Пер45

50 и вторым входами блока 7 измерения частоты, первый выход которого соеди- 55 нен с входом 13 блока 8 измерения амплитуды и фазы и входом 14 блока. 10 регистров сдвига. Входы 15 и 16 блока 8 подключены соответственно к четИзобретение относится к цифровой обработке сигналов, а именно к устройствам измерения частоты, амплитуды и фазы гармоник цифровыми методами.

Целью изобретения является повышение точности измерения частоты, амплитуды и фазы гармонических составляющих сигнала и сокращение вре,мени анализа, На фиг. 1 изображена структурная схема цифрового анализатора спектра; на фиг. 2 — структурная схема блока тригонометрического умножения; на фиг. 3 — временные диаграммы блока тригонометрического умножения; на фиг, 4 — структурная схема блока измерения амплитуды и фазы; на фиг.5структурная схема блока коррекции; тирующего звена; на фиг ° 7 — временные диаграммы блока коррекции; на фиг. 8 — структурная схема блока регистров сдвига; на фиг. 9 — временные диаграммы блока регистров сдвига; на фиг. 10 — структурная схема блока управления; на фиг. 11 — временные диаграммы блока управления.

Цифровой анализатор спектра coc— тоит из аналого-цифрового преобразователя 1 (АЦП) блока 2 тригонометрического умножения, сумматора 3, блока 4 памяти, блока 5 накопления, блока 6 вычисления модуля и фазы, блоков

7 измерения частоты, блока 8 измерения амплитуды и фазы, а также блока 9 коррекции, блока 10 регистров сдвига и блока 11 управления. Входом анализатора является вход АЦП 1,выход вые три входа сумматора 3 подключены соответственно к .выходам блока 2 тригонометрического умножения, блока 4 памяти и блока 5 накопления, а его первые два выхода соединены с входами блока 4 памяти и блока. 5 накопления. Первый вход блока 6 вычисления модуля и фазы соединен с третьим входом сумматора 3. Первый выход блока

6 соединен с четвертым входом сумматора 3, а второй и третий его выходы соединены соответственно с первым

16

15 вертому и пятому выходам блока 6. Первый и второй выходы блока 8 соединены соответственно с входами 17 и 18 блока 10, Первый выход 19 блока 9 коррекции соединен с входом блока 11 управления, а второй его выход 20 соединен с входом 21 блока 10 регистров сдвига, выход которого соединен с входом блока 9 и входом 22 блока

2 тригонометрическоro умножения, вход 23 которого соединен с вторым входом блока 5 накопления. Второй выход блока 7 соединен с входом 24 блока 10, а выходы блока 11 управления соединены со всеми входами устройства с помощью соответствующих контрольных шин. Блок 2 тригонометрического умножения содержит два синусно-косинусных умножающих генератора

25 и 26, каждый иэ которых имеет два управляющих входа, два установочных входа и два выхода. (фиг. 2).Первый установочный вход генератора 25 соединен с первым выходом источника 27 постоянных напряжений, управляющие входы соединены с выходами функционального преобразователя 28, а выходы соединены с управляющими входами генератора 26, первый установочный вход которого через первый вход ключа 29 соединен с первым выходом источника

27, а через второй вход ключа 29 — с выходом функционального преобразователя 30. Второй установочный вход генератора 25 через первый вход ключа 31 соединен с вторым выходом источника 27 постоянного напряжения, а через второй вход ключа 31 — с второй шиной входа 22 устройства.

Второй установочный вход генератора

25 через первые входы ключа 32 и 33 соединен с первым входом блока 2, а через второй вход ключа 32 — с вторым выходом функционального преобразователя 30, вход которого соединен с третьей шиной входа 22 блока 2, а третий вход 23 блока 2 соединен с вторым входом ключа 33. Вход функционального преобразователя 28 соединен через первый вход ключа 34 с выходом функционального преобразователя 35 и первым входом умножителя

36, а через второй вход ключа 34 с выходом умножителя 36. Вход преобразователя 35 соединен с четвертой контрольной шиной блока 2, а второй вход умножителя 36 соединен с первой шиной входа 22 блока, Управляющие входы ключей 29, 31, 32 и 34 соеди1322172 4 нены с первым выходом синхронизатора 37, второй выход которого подключен к управляющему входу ключа 33, третий выход синхронизатора 37 соединен с тактовым входом генератора 25, а четвертый его выход соединен с тактовым входом генератора 26. Входы синхронизатора 37 подключены к первым трем контрольным шинам блока 2.

Выходы генератора 26 соединены соот- 10 ветственно с первой и второй шинами выхода блока. Блок 8 измерения амплитуды и фазы состоит иэ ключей 38 и 39, функциональных преобразователей 40 и 41, преобразователей 42 и !5

43 кодов, пороговой схемы 44, сумматоров 45 и 46, умножителя 47 и схемы 48 задания постоянного кода. Вход

13 блока 8 соединен с входами ключа

38, преобразователя 42 кода и поро- .gg говой схемы 44, выход которой соединен с управляющими входами ключей

38 и 39. Второй вход ключа 38 соединен с выходом преобразователя 42, а его выход подключен к входам функ- я5 циональных преобразователей 40 и 41, выход последнего соединен с входом преобразователя 43 кодов и вторым входом ключа 39, первый вход которого подключен к выходу преобразователя 43. Выход преобразователя 40 соединен с первым входом умножителя 47, второй вход которого соединен с входом 15 блока 8, а выход является первым выходом 49 блока 8. Выход ключа 39 соединен с первым входом сум35 матора 45, второй вход которого соединен с выходом сумматора 46, а выход является вторым выходом 50 блока

8. Первый вход сумматора 46 соединен с входом 16 блока 8, а второй его вход соединен с выходом схемы

48 задания постоянного кода. Блок

9 коррекции состоит иэ трех корректирующих звеньев 51-53, схемы 54 сравнения, регистра 55, элемента И 56 и синхронизатора 57. Первый выход синхронизатора 57 соединен с тактовым входом регистра 55 и входами 58 корректирующих звеньев 51-53. Первая шина входа блока 9 соединена с вторым входом регистра 55, входом корректирующего звена 51 и первым входом схемы 54 сравнения. Выход регистра

55 соединен с вторым входом схемы 54 сравнения, выход которой соединен с первым входом синхронизатора 57, второй выход которого соединен с входами 59 корректирующих звеньев 51-53, а третий выход — с входами 60 этих звеньев и с первой контрольной шиной блока 9, Вторая и третья шины входа блока 9 соединены соответственно с входами 61 звеньев 52 и 53, Выходы

62 корректирующих звеньев 51-53 являются соответственно первой, второй и третьей шинами выхода 20 блока 9, а их выходы 63 подключены к входам элемента И 56, выход которого соединен с вторым входом синхронизатора

57 и с второй контрольной шиной блока 9. Третий вход синхронизатора 57 соединен с третьей контрольной шиной блока 9. Корректирующее звено состоит из ключа 64, вычитателя 65, сумматора 66, схемы 67 сравнения и регистров 68 и 69. Вход 59 корректирующего звена подключен к управляющему входу ключа 64, выходы которого соответственно подключены к первому входу вычитателя 65 и входу регистра 68, а вход ключа 64 соединен с входом 61 корректирующего звена, вход 58 которого соединен с тактовым входом регистра 68, а вход 60 — с тактовым входом регистра 69. Выход регистра

69 соединен с первым входом схемы 67 сравнения и вторым входом вычитателя 65, выход которого подключен к первому входу сумматора бб, второй вход которого соединен с выходом ре-. гистра 68, а выход соединен с входом регистра 69 и вторым входом схемы 67 сравнения, Первым выходом 62 коргектирующего звена является выход регистра 69, выход 63 соединен с выходом схемы 67 сравнения °

Блок 10 регистров сдвига состоит иэ трех регистров 70-72 сдвига, ключей 73-78 и элемента ИЛИ 79. Выходы регистров 70-72 сдвига соединены с тремя шинами выхода блока 10 и первыми входами ключей 76-.78, а вторые входы ключей 76-78 подключены соответственно к выходам ключей 73-75 ° Первые входы ключей 73-75 соединены соответственно с входами 14, 17 и 18 блока 10, а три шины входа 21 блока

10 соответственно соединены с вторыми входами ключей 73-75. Первая контрольная шина блока 10 соединена с первым входом элемента ИЛИ 79, второй вход которого соединен с входом 24 блока 10, а выход — с управляющими входами ключей 76-78. Управляющие входы ключей 73-75 соединены с второй контрольной шиной блока 10, а его третья контрольная шина соедине5 13221 на с тактонь>ми входами регистров 7072, входы которых соединены соответственно с выходами ключей 76-78.

Устройство работает следующим образом. 5

Сигнал x(t) поступает на вход АЦП

1, где происходит его дискретизация, и его отсчет x(n) подается на вход блока 2 тригонометрического умножения, где в соответствии с заданными 10 значениями числа обрабатываемых отсчетов N и числа компонент ДПФ К формируются коды, соответствующие выражениям

211

r (п, К) =х(n) соз (-,— пК) .;, N

2. (и, К) -x(n) з п (-,— nK) поступающим в сумматор 3, в котором 20 с помощью блока 4 памяти вычисляются суммы

) >(-1 2 г

R; (К) = — Q x (n) cos (— пК);

ЛО

1 2л

Т.; (К) = — „ x (n) s in (— пК), N N

«,где п=0,1,...,N-1, К=0,1,...,К-1.

Значения К,(К) и I;(K) передаются затем в блок б вычисления модуля и фазы ДПФ, откуда значения периодограммы

Р, (К)=К (К)+1,(К) через сумматор 3 поцаются н блок 5 накопления, где формируется состоятельная оценка спектральной плот ности мощности

Л

Я(К) = — Р ° (К) .

1 =.-1

Однако, если сигнал содержит гармонические составляющие, приведенная оценка не позволяет точно измерить их частоты, амплитуды и фазы.

В этом случае блок б формирует коды модуля и фазы ДПФ и (к> = (к (к>+1 (к>1 " ;

Ph(К) =-arctg (Т. (К) /Р(K)) .

5Î

Значения U (К), К=-О, 1 . „, К, поступают по мере готовности в блок / измерения частоты, где происходят поиск локальных максимумов спектра амплитуд и вычисление частоты гармоники в соответствии с выражениями

fN IT1 yYl Г Ъ

«П(Кваках Kìàêñ+U(K 1) (Кы> с.1)

"(Кмак, ) +U (Kиокс - ) 72 6

П(К> окс 1) +.U(1 макс+1) 1

1> (1мак Кадке+11(Кмокко+ 1 (Кларке+ 1) (1> где К „, — номер ДПФ, соответствующий локальному максимуму спектра амплитуд; >1 =f /d f, т, е. % — частота гармоники в единицах бин ДПФ, причему =1 +о

1 =(К„-1) при П(К +1)<П(К „;1), 0 I> 1, Измеренное значение частоты гармоники Ъ поступает с выхода блока

7 на первый вход l3 блока 8 измерения амплитуды и фазы. На входы 15 и 16 блока 8 с выходон блока б поступают коды U(K) и Ph(K) ° E блоке 8 измерения амплитуды и фазы используется дробная часть значения частоты гармоники (>, причем если 5о, p/2, то амплитуда и фаза гармоники нычисляются по формулам (1> =Р1(К )-((I + -" макс а при (> )—

Ф =Р1(К )=7(Я -1)+ —, 11> МО >(C 1 2

Измеренные значения параметров гармоник и, А и «>> поступают на хранение в блок 10 регистров сдвигов.

1 .oñëå завершения этапа измерения в блоке 10 находятся N ..":3 параметров, где М вЂ” число гармонических составляющих сигнала. Следующим этапом является этап коррекции, при котором осуществляется аддитивная итерационная коррекция погрешностей (АИКП) измерений первого этапа. Обозначив измеренные значения параметров гармоник как, . „,, запишем ураннения коррекции для каждого параметра где n — номер итерации; F (° ) — оператор ооратной цепи итерационного процесса, который реализуется с

1322172

Я =Я +ф -F(y„ °

А =А +А -F(A ); 1=9 +У -F(9 ) ..

S „= h+ h„-F („);

А =А +А -F (A„) 25

35 помощью синтеза тестового сигнала, составляющими которого являются гармоники с параметрами, равными измеренным на предшествующем шаге итерации, вычисления его ДПФ и получения на основе значений модулей и фаз вычисленного ДПФ значений параметров синтезированного тестового сигнала.

Первый шаг итерации начинается с синтеза гармоник, параметры которых 10 равны значениям, А, Ф„,, храняП\ Щ щимся в блоке 10 регистров сдвига.

При этом коды, А, Ф последовательно для ш=1,2,...,М поступают с выхода блока 10 на вход блока 2 три- 15 гонометрического умножения. Блок 2, блок-схема которого изображена на фиг, 2, состоит иэ двух последовательно соединенных синусно-косинусных генераторов, структурная схема 20 которых приведена в описании известного анализатора, С помощью первого синусно-косинусного генератора получаем значения

А s in (2 Э n/N); А cos (27 > n/N) .

Коды з пР и cos подаются на о р установочные входы 1 и 2 второго генератора, на выходе которого получаем коды

А sin(2 и/Н+Ф ) и А ° соз(2Г3 X

"n/N+ 49, поступающие в блок 5 накопления, где формируется сумма м х (и)= QA sin(2iing m/Б+Ф ) N=t

n=0,1,.. °,N-1.

Для этого на выходе блока 10 регистров сдвига последовательно появо

О ляются значения параметров 9, А о

Р для m=1,2,...,М. После завершения синтеза сигнала блок 10 устанавливается в исходное состояние, а в блоке 5 накопления находится блок данных о мгновенных значениях синтезированного сигнала размерности N.

Эти данные подаются на вход 23 блока 2, где вычисляется ДПФ, а блок

6 затем вычисляет модуль и фазу ДПФ синтезированного сигнала, после чего блоки 7 и 8 определяют значения

У(% ), F(AÄ), Р(Ф ) и соответствующие им коды записываются в блок 10, о о „,0 замещая значения Ъ, А, Ф и с выхода блока 10 поступают в блок 9 коррекции, Здесь производятся вычисления в соответствии с уравнениями

Полученные в блоке 9 после первого шага .итераций значения, А

Ф поступают в блок 10 регистров сдвига, где замещают значения F(3 ), F(A ), Р(Ф ). Значения h, А,Ф„, сохраняются в регистрах начальных значений блока 9 в течение итерационного процесса коррекции погрешностей измерения параметров m-й гармоники. На втором шаге итераций повторяется синтез сигнала, однако синтез

m-й гармоники происходит в соответствии со значениями ф, А и Р„, Значения параметров других гармоник не изменяются. После второго шага в блоке 9 вычислены значения и так далее, что после n-ro шага приводит к выражениям (l). После каждого шага итераций в блоке 9 производится проверка условия у у (4 где Я вЂ” заданная погрешность измерения параметров; у — параметр гармоники (>" А или Р ).

Если для всех параметров m-й гармоники это условие удовлетворяется, итерационный процесс заканчивается.

При этом в блоке 10 регистров сдвига о o o вместо начальных значений а,A., Ф„, устанавливаются значениями ", А", Ф", m e после чего информация, хранящаяся в блоке 13 сдвигается и на выходе блока

l0 устанавливаются коды Я „, А

Таким образом, в итерационном процессе участвуют уже значения параметров (m+1)-й гармоники.

После коррекции параметров всех

М гармоник в блоке 10 регистров сдвии га записываются параметры h" А и и

m m

Р для m=1,2,...,Ì, т,е. точные значения частот, амплитуд и фаз для всех

m гармоник.

На этапе вычисления ДПФ на первой контрольной шине блока 2 установлен высокий потенциал, все ключи блока коммутируют свои выходы с первыми входами. При этом работа блока аналогична работе соответствующего блока из10

21 . 1 пК и —, > x(n) ° о=о

72

И -1 ) x(n) sin о --а

2!

:,соя -- пК. ъ,1

2 х

cos -- п=соя

21о 2 — (n-1) соя

И N

2о 2 о

-s in — (n-1) s in ——

N N

2Г

m пх

2 (I соя| +

Я m

sin -- n:

N вестного устройства. Сигналы, поступающие на тактовые входы генераторов

25 и 26, изображены на временных диаграммах фиг. За. На первую контрольную шину олока 2 подается значение Х с выхода блока 11 управления.

На управляющие входы генера.гара 25 с выхода преобразователя 28 подаются

2 Т 2 соответственно коды sin -- и cos хт *

2 <

Значение аргумента -- вычисляется с

N помощью функционального преобразо:вателя 35, на вход которого поступает код N числа отсчетов блока данных.

В предлагаемом анализаторе нет ника15 ких ограничений на значение 11,, поэтому Ы может быть любым целым числом, в то время как в БПФ-анализаторах

N должно быть целой степенью 2, На установочные входы генератора 25 по?0 ступают соответственно код "0" с первого выхода источника 27 постоянных напряжений и код "1" с второго выхода источника 27 постоянных напряжений. На выходах генератора 25

25 при поступлении тактовых импульсов с третьего выхода синхронизатора 37 формируются коды, соответствующие выражениям

2 . 2о . 2Т

s1n -- . п=я п — (n 1) соя -- +

N N N

2 i 2о

+cos — (и-1) sin -- и

N N которые поступают на управляющие входы генератора 26. На установоч- ные входы генератора 26 подаются соответственно код "0п с первого выхода источника 27 и код х(п) с первого входа блока. На выходах генератора 26 формируются коды

2о 2о

x(n) ° sin — -nK=x(n) s и—

N N

2 о 2/ ; х cos -- n+x(n) cos -"- I -1

N N

2Т, 2о

x(n) cos — nK=x(n) cos -- п(К-1) N N

2 li х cos -- n-x(n) ° sin -- п(К- .) sin — и 55

N И N которые затем поступают на вход сум.матора, в результате чего вычисляются суммы

При n=N этап вычисления ДПФ заканчивается H на первой контрольной шине блока 2, как раньше, устанавливается низкий по".åíöèàë.

На этапе синтеза тестового сигнала высокий потенциал установлен на второй контрольной шине блока 2 и все ключи„ кроме ключа 33, которыи сохраняет предшествующее состояние, переключаются для коммутации выходов с вторыми входами. При этом на вход

2Т преобразователя 8 вместо кода

2и поступает код -- и с его выходов

М Во на управляющие входы генератора 25

2г подаются коды cos -: — Я и sin --Я

B на второй установочный вход генератора 25 взамен кода "l", поступавшего с второго выхода источника 27 постоянных напряжений, поступает код

А с второй шины входа 22 блока 2, На установочные входы генератора 26 поступают соответ" òâåííî коды sin 4 и соя@ с выхода преобразователя 30 вместо кодов "0" с первого выхода источника 27 постоянных напряжений и х(п) с первого входа 12 блока 2 (выход АЦП 1). На выходах генератора 25 при этом формируются коды

27 2н

А sin--3 пи А соя --9 и

m N m" щ поступающие на управляющие входы re" нератора 26, с выхоцов которого на выход блока поступают коды

2/ ,яiï(— y и+g> )=-А яin

m N w m 111

2х хcosР +А сов .—,-", sinV+

m ъ д - - th) 2Т

А cos(--Я и+Р )=-А cos

+А ° s1п — rh n sino о - 1 . о

Временные диаграммы тактовых импульсов регистров блока 2 на этапе синтеза представлены на фиг. ЗВ. С помощью сумматора 3 и блока ч памяти вы .исляется сумма м х (n)=- sin(— g nÓ ), п0,1,...,N-i

@сl хпосле чего стсчеты х (и) для n=0, 1322l

1,...,М-1 перезаписываются из блока

4 памяти в блок 5 накопления, откуда поступают на этапе коррекции в блоке

2 для вычисления ДПФ синтезированного сигнала х (n). На этом этапе высокий

+ потенциал установлен на третьей контрольной шине блока 2 (на первых двух контрольных шинах — низкий потенциал) °

При этом все ключи установлены так же, как и на этапе вычисления ДПФ, !0 кроме ключа 33, который коммутирует выход на второй вход. Таким образом, на второй установочный вход генератора 26 поступает код х (n) и на его выходе формируются коды f5

2Т + 2п х (п) ° s in -- - nK u x (n) cos --nK

N и поступающие на вход сумматора 3. Тактовые импульсы регистров генераторов 20

25 и 26 также соответствуют временным диаграммам фиг. 3А.

Таким образом, в предложенном анализаторЕ блок тригонометрического умножения используется как для вы- 25 числения ДПФ сигнала, так и для синтеза тестового сигнала, необходимого для реализации алгоритма аддитивной итерационной коррекции погрешностей измерения параметров гармо- ц нических составляющих сигнала. На входы блока 7 измерения частоты последовательно поступают с выходов блока 6 вычисления модуля и фазы соответственно коды модулей компонентов ДПФ и соответствующих им номеров. По первому выходу блока 7 передается код частоты измеряемой гармоники, а на втором его выходе устанавливается высокий потенциал (сигнал

Q) при идентификации в блоке 7 локального максимума спектра модулей

ДПФ, соответствующего измеряемой гармонике.

С началом этапа коРРекции на кон- 45 трольной шине блока 9 коррекции устанавливается высокий потенциал, в результате с первого выхода синхронизатора 57 поступает сигнал на тактовый вход регистра 55 и в последний заносится целая часть кода Ъ, т.е. из выражения

W =1 +3„.

На входы блока 8 подаются соответственно значения дробной части частоты гармоники, модуля компонента

ДПФ соответствующего локальному макЭ т симуму спектра 1 (Kvcexc) к фазы этого

72 l2 же компонента РЛ(К„" „,). Ключ 28 управляется потенциалом с выхода пороговой схемы 44. При 3 < l /2 на выходе схемы, 44 установлен низкий потенциал, и ключ 38 коммутирует первый вход на выход, таким образом код о поступает на вход функционального преобразователя ФПI, вычисляющего величину

Я „,/Sinll а

Преобразователь 42 кода формирует код, дополняющий R до единицы, т.е. (1 в 3 ). .При 8 >1/2 на выходе схемы

44 установится высокий потенциал, переключающий ключ 38, и в этом случае код (1 — о ) поступает на вход преобразователя 40, на выходе которого будет код Т (1 — S )/jsinll (1-Г,„)) .

С выхода преобразователя 40 код поступает на вход умножителя 47, на второй вход которого подается значение 1!(К„ ) с входа 15 блока 8. Результатом умножения будет значение ам" плитуды гармоники А, поступающее на вход 49 блока 8. Для опреде.:-.ения значения фазы гармоники с выхода ключа

38 подается код Г,„ при b„ sl/2 или (!†3 ) при R >!/2 на вход функционального преобразователя 41, вычисляющего соответственно значение и 6„, или

ii(I-S ). Преобразователь 43 кода формирует дополнительный код, в результате чего на вход сумматора 45 гч л при 9 <1>

3 >1, 2 — код й(1- o ). На второй вход

ill

Ю сумматора 45 подается код Ph(K„„)+

11

+ — с выхода сумматора 46, причем

11 значение — поступает с выхода схемы

48 задания постоянного кода. На выходе сумматора 45 формируется значение фазы гармоники Р, гоступакщее на выход 50 блока 8.

С началом этапа коррекции на контрольной шине блока 9 коррекции устанавливается высокий потенциал, в результате с первого выхода синхронизатора 57 поступает сигнал на тактовый вход регистра 55 и в регистр

55 заносится целая часть кода, т.е.

1„ из выражения

Э =1 +Г„.

Одновременно соответствующий сигнал подается на первые входы корректирующих звеньев 51-53. H дальнейшем работа блока 9 происходит под управлением си..хронизатора 57 в соответствии с временными диаграммами

1322172 фиг. 7. На первом такте коррекции в регистры 68 корректирующих звеньев заносятся поступающие из блока 10 начальные значения „,, А,Р„,, При этом регистр 69 сброшен в "0", ключ

64 коммутирует в;од, на второй выход и на выходе вычитателя 65 установлен код, равный нулю. Рассмотрим работу корректирующего звена 51, в котором происходит коррекция параметра 1, . В х0 начале второго такта коррекции на вход схемы 54 сравнения пос:.упают о коды F(% ), соответствующие локальным максимума и спектра ДПФ, При совпадении целой части поступающего 15 значения F(%О ) с занесенным в регистр

55 кодом на выхоце схемы 54 (фиг. 7А). появится сигнал, поступающий на вход синхрони" àòîðà 57, При этом ключ

64 (фиг, 7A) переключается и код 20 о

Г(„„) поступает на вход вычислителя

55, на второй вход которого приходит код h с выхода регистра 69, занесенный в первом такте коррекции. Код о х»,», -Г ф, ) суммируется в сумматоре 66 25 с h и с ега выхода кадФ - =9„+Я .> o

-F(h,,„) заносится в регистр 69. После и тактов в регистре 69 формируется код

Однако перед занесением ега в регистр 69 схемы 67 сравнения сравниI» вает код „», сформированный на выходе

II- I сумматора 66, с кодам й,находящимся

VVI в регистре 69. Если разность кодов

1 » I» Х -

) / †х» Jменьше заданного значения Я на выходе схемы 67 вырабатывается сигнал Н (фиг. 7, Н), поступающий на вход элемента И 56. При соьпацении 0 па времени сигналов Н, поступающих с выходов всех корректххрующих звеньев, на выходе элемента И 56 появляется сигнал 8 окончания коррекции I"apIoники„ который подается на вхо:; синхронизатора 57 и на вторую контрольную шину выхода .9 блока 9 для перехода и коррекции следующей па порядку гармоники, при э-ом на третьей контрольной шине блока 9 устанавливаетсл низкий потенциал. кхтхочхх чстанавливаются в начальное гхаххажение, регистры сбрасываются в У . Работа корректирующих звеньев 37 и 38 аналогична -oписаннои для звехха 36. 1 арректируемые значения ф, А,„., после каждого такта коррекции записываv-,ся в б:хак 1 О, для zего на первую каххтрольную шину первого вьглодг блока 9 подается соответствующий сигнал (фиг. 5, F). В блоке 10 регистров сдвига каждый из регистров 70-72 может содержать Р слав, Р -" М, где M— число гармоник в "игнале. При отсутствии на входах элемента ИЛИ 79 сигналов на его выходе установлен низкий потенциал, который поступает на управляющие входы ключей 76-78, комму" тируя их первый вход с выхода, При этом потенциалы на выходах регистров

70-72 подаются на их входы. При поступлении на тактовые входы регистров тактового импульса информация в них сдвигается на один разряд. После серии Р тактовых импульсов состояние регистров 70-72 равно исходному, поскольку при данной коммутации ключей

76-78 данные с выходов регистров поступают на их входы, При поступлении сигналов Ц на вход 24 блока 10 или сигналов M на первую контрольную шину ключи 76-78 коммутируют выходы с вторыми входами и на вход.r регистров 70-72 данные уже поступят не с их выходов, а с выходов ключей 7375, т.е. произойдет замещение npew,— них значений параметров новымн. В каждом из регистров 70-72 помещаются

М значений соответствующих параметров

Ъ, А„, 4 На этапе измерения начальных значений параметров »», А о т

@,„ïðè идентификапии локального максим ма блоком 7 на вход 24 блока 10 поступает сигнал Q, В результате ключи 76-78 коммутируют вторые входы ключей 76-78 с их выходами и приходящий на третью контрольную шину синхронно с сигналом Q тактовый импульс о О о записывает значения 1,, А„, Р в крайние левые разряды регистров. После измерения значений параметров M гармоник в регистрах находится М У. 3 значений параметров, после чего число тактовых импульсов дополняется до Р, в конце этапа измерений и значения гараметрав первой гармоники о

IiI, А,,», устанавливаются на выходе блока 10.

На этапе синтеза входы регистров

70.-72 сдвига через ключи 76-78 соединены с их выходами, Блок 11 управления вырабатывает серию из P тактоьы импульсов, гхоступающих го третьей контрольной шине блока 10 на тактовые входы регистров 70-72, в результате чего на их выходах последовательно устанавливаются кодьх значений параметр "в И гармоник»»... А„., Р, m=1 „2...,M, 1322172

16 по которым в блоке 2 производится синтез тестового сигнала.

На этапе коррекции на выходах регистров 70-72 установлены коды знао о О чений параметров, А, Р,„ гармоники, поступающие в блок 9 коррекции.

После синтеза по этим значениям тестового сигнала и определения его параметров коды значений параметров тестового сигнала поступают на вто- !О рые входы ключей 76-78 одновременно с сигналом W, в результате чего они подаются на входы регистров 70-72 одновременно с первым импульсом серии Р, поступающей с третьей конт- !5 рольной шины блока 10. При этом проо изойдет замещение значений,. А

Р„, значениями Р(й, F(A ), F(P ) параметров тестового сигнала, которые после серии Р тактовых импульсов установятся на выходах регистров 7072, В конце итерации эти значения параметров в свою очередь замещаются значениями 1,„, А, р из блока 9.

После и итераций на выходах ре- 25 гистров 70-72 установлены коды значений параметров, А,Р . На третью контрольную шину блока 10 при этом поступит тактовый импульс из блока 11 управления, вырабатываемый в 30 блоке ll по сигналу конца коррекции

S, в результате чего коды значений

А", Ф через ключи 76-78 поступают в ;:райние левые разряды регистров

70-72, а на выходах этих регистров установятся коды,„... А „, Р,„„ параметров следующей по порядку гармоники, коррекция погрешностей значений параметров которой еще не производилась. Временные диаграммы, со- 40 ответствующие приведенным сигналам, изображены на фиг. 9.

Потенциал на контрольных шинах блоков структурной схемы устройства (фиг. 1) устанавливается блоком 11 45 управления. Конкретная реализация блока управления может быть осуществлена в соответствии с функциональной схемой, приведенной на фиг. 10. Блок

11 управления состоит из шести RSтриггеров 80-85, двоичных счетчиков

86-88, реверсивного счетчика 89, элементов И 90-108, элементов ИЛИ

109-116, инверторов 117-118, входов

119-124, являющихся входом блока 11 управления. Прямой выход триггера .80 соединен с входами элементов И

103, 105, 94 и 98, а его инвесрый выход — с входами элементов И 104, 93, 97 и 107. Выходы элементов И 97 и 98 .соединены с входами элемента

ИЛИ 109, выход которого подключен к входам элементов И 101 и 102, входу элемента ИЛИ 110 и входу установки в "0" триггера 85, прямой выход которого соединен с вторыми входами элементов И 93 и 94 и входом элемента И 92. Выход элемента И 90 соединен с входом счетчика 88, выход которого подключен к второму входу элемента И 97, Второй вход элемента И

98 соединен с входом 124 блока 11, вход 122 которого соединен с третьим входом элемента ИЛИ 109 и входами элементов ИЛИ 113, 112, 111 и 115.

Вход 119 блока 11 соединен с входами элементов И 90, 91, 92, 99, 100 и 106 и вторыми входами элементов

И 104 и 103, третьи входы которых соединены с вторым входом элемента

И 100 и прямым выходом триггера 81.

Выход элемента И 103 соединен с входом установки в "1" триггера 82.

Выход элемента 114 соединен с входом установки в "1" триггера 83. Прямой выход триггера 83 соединен с вторым входом элемента И 105, входом элемента И 107 и вторым входом элемента

И 90, выход которого соединен с входом счетчика 86, выход которого соединен с входом инвертора 118, вторым входом элемента И 107 и третьим входом элемента И 105, выход которого . соединен с входом установки в "1" триггера 84 ° Прямой выход триггера

84 соединен с вторыми входами элементов И 99 и 106 а выход элемента И

99 соединен с вторым входом элемента

И 113, выход которого соединен с входом установки в "0" триггера 84. Прямой выход триггера 82 соединен с входом элемента И 108 и вторым входом элемента И 91, выход которого соединен с входом счетчика 87, выход которого соединен с вторым входом элемента И 105. Вход )23 блока l! соединен с входом элемента И 96, второй вход которого соединен с выходом элемента

И 94, а выход — с входом реверсивного счетчика 89, выход которого соединен с вторым входом элемента И 102 и входом инвертора 117, выход которого соединен с вторым входом элемента И

101 выход которого соединен с входом установки в "1" триггера 80. Вход 120 блока 11 соединен с вторым входом элемента ИЛИ 110 и входом элемента

ИЛИ 116, второй вход которого сое17 1322172 18

25 дйнен с выходом элемента И 102, а выход — с входом установки в "0" триггера 80. Вход 121 блока 11 соединен с входом элемента И 95, второй вход которого соединен с выходом элемента И 93, а выход — с вторым входом реверсивного счетчика 89. Выход элемента И 100 соединен с вторым входом элемента ИЛИ 111, выход которого соединен с входом установки в "0" триггера 81, вход установки в

"1" которого подключен к выходу элемента ИЛИ 110. Выход инвертора 118 соединен с третьим входом элемента

И 108, выход которого соединен с вторым входом элемента ИЛИ 114 и вторым входом элемента ИЛИ 112, выход которого подключен к входу установки в "0" триггера 82. Выход элемента И

107 подключен к второму входу элемента ИЛИ 115 и входу установки в "1" триггера 85, выход элемента И 104 соединен с третьим входом элемента

ИЛИ 115, выход которого соединен с входом установки в "0" триггера 83 °

Основание, счетчика 86 равно N основание счетчика 87 равно числу слов, которые могут храниться в регистрах сдвига блока 10 Р, основание счетчика 88 равно числу вычисляемых компонент ДПФ K. На этапе измерения начальных значений параметров гармоник в реверсивный счетчик 89 заносится

М единиц в соответствии с числом локальных максимумов спектра (числом сигналов Ц, поступающих на вход 121 блока управления). При коррекции значений параметров гармоник окончанию коррекции значений параметров какойлибо гармоники соответствует сигнал

S .поступающий на вход 123 блока управления. Пройдя через элемент И 96, сигнал S поступает. на вычитающий вход реверсивного счетчика 89, вычитая единицу. После коррекции М гармоник и поступления М сигналов S реверсивный счетчик 89 переходит через ноль, вырабатывая сигнал окончания коррекции. На остальные входы блока управления поступают следующие сигналы: на вход 119 — импульсы с выхода генератора тактовых импульсов, на вход 120 — сигнал "Пуск" для запуска блока управления, на вход 122 — сигнал Сброс", устанавливающий блок управления в исходное состояние, на вход 124 — сигнал С из блока 9 коррекции. В результате воздействия поступающих на вход сигналов на Bb!xo30

55 дах триггеров 80-85 формируются сигналы, временная диаграмма которых приведена на фиг. 11. Эти сигналы являются базовыми для формирования необходимых управляющих потенциалов на управляющих входах блоков устройства.

Таким образом, введение блоков

7 и 8 измерений частоты и измерения амплитуды и фазы соответственно позволяет измерять в цифровом анализаторе спектра значения частот, амплитуд и фаз гармонических составляющих сигнала также и в тех случаях, когда частоты гармоник не совпадают с значениями дискретных частот компонент

ДПФ сигнала, что снижает погрешность измерений укаэанных параметров. Введение блоков 9 коррекции и блока 10 регистров сдвига позволяет совместно с блоком 2 тригонометрического умножения реализовать алгоритм аддитивной итерационной коррекции погрешностей измерений параметров гармоник, что позволяет корректировать погрешности.

Формула изобретения

Цифровой анализатор спектра, основанный на дискретном преобразовании

Фурье, содержащий аналого-цифровой преобразователь, блок тригонометрического умножения, сумматор, блок памяти, блок накопления, блок управления, причем вход аналого-цифрового преобразователя является входом устройства, а выход подключен к первому входу блока тригонометрического умножения, первые три входа сумматора подключены соответственно к выходам блока тригонометрического умножения, блока памяти и блока накопления,а его первые два выхода соединены соответственно с входами блока памяти и блока накопления, о т л и ч а юшийся тем, что, с целью повышения точности измерения частоты, амплитуды и фазы гармонических составляющих сигнала и сокращения времени анализа, в него дополнительно введены блок вычисления модуля и фазы, блок измерения частоты, блок измерения амплитуды и фазы, блок коррекции и блок регистров сдвига, причем первый вход блока вычисления модуля и фазы соединен с третьим выходом сумматора, первый его выход соединен с четвертым входом сумматора, втор