Устройство для определения модуля разности двух чисел

Устройство для определения модуля разности двух чисел

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системе автоматического контроля и управления . Целью изобретения является упрощение устройства. Устройство содержит два вычитателя 1 и 2 и коммутатор 3, причем на первом вычитателе 1 из первого операнда вычитается второй, а на втором вычитателе из второго операнда вычитается первый. Сигнал на выходе заема старшего разряда из вычитателя, на котором образуется отрицательная разность, блокирует прохождение результата через коммутатор 3, а результат с выхода из другого вычитателя через коммутатор 3 проходит на выход устройства . 1 ил. 00 to to to ОЬ со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (I I) 22263 А1 (51)4 G Qb Ъ 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4059794/24-24 (22) 02.01 ° 86 (46) 07.07, 87. Бюл. н- 25 (72) В.С. Булатов и О.Ю. Чистяков (53) 681. 325. 5 (088. B) (56) Авторское свидетельство СССР

Ф 922730, кл. С: 06 F 7/50, 1982.

Авторское свидетельство СССР

1226443, кл. Г 06 F 7/50, 1984. (54) УСТРОЙСТВО ДПЯ ОПРЕДЕЛЕНИЯ МО—

ДУЛЯ РАЗНОСТИ ДВУХ ЧИСЕЛ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано и системе автоматического контроля и управления. Целью изобретения является упрощение устройства. Устройство содержит два вычитателя l и 2 и коммутатор 3, причем на первом вычитателе 1 из первого операнда вычитается второй, а на втором вычитателе из второго операнда вычитается первый.

Сигнал на выходе заема старшего разряда из вычитателя, на котором образуется отрицательная разность, блокирует прохождение результата через коммутатор 3, а результат с выхода из другого вычитателя через коммутатор 3 проходит на выход устройства. 1 ил.

13222Г>3

Изобретение с>тн(>снтс я к »«ò(>матике и вычислительн(й технике и может быть исполbзЬваHо в спстеM «x а>«òoмапрохождение кода с этого вычитателя на выход устройства. Прямой код с другого вычитателя, соответствующий абсолютной разности сравниваемых чисел, проходит через коммутатор 3 на выход устройства.

Формула изобретения

Устройство дпя определения модуля разности двух чисел, содержащее два вичитателя и коммутатор, причем вход первого операнда устройства соединен с входом уменьшаемого первого вычитателя и с входом вычитаемого второго вычитателя, вход второго операнда устройства соединен с входом вычитаемоУстройство работает следующим образом.

На входы вычитателей 1 и 2 одвходами соответственно коммутатора, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, выходы заема старших разрядов первого и второго вычитателей соедгшены с управляющими входами коммутатора.

Составитель В. Березкин

Техред А.Кравчук

Редактop II. Гереши

Корректор М. Демчии

Заказ 2864/44 Тираж 672 Подпис ное

Р>НИИПИ Государственного комитета СССР по делам изобретс шсй и открытий

1 I 30 35, #octal««.«, Ж-35, Раушская наб., д. 4/5! р(>и «>«с>д(- >ч еlil((>->;(>JIHJ рафнчс (кое предприятис, г. Ужгород, ул. Проектная, 4 тического контроля и управления.

Цель изобретения — упрощешн устройства.

На чертеже представлена структурная схема устройства.

Устройство содержит вычитатели 1 и 2, коммутатор 3, причем все разря- 10 ды входа уменьшаемого вичитателя 1 соединены с аналогичными разрядами входа вычитаемого вычитателя 2, а все разряды входа «ычитаемого вь«читателя 1 соединены с аналогичными раз- 15 рядами входа уменьшаемого вычитателя

2; разряды первого информационного входа коммутатора 3 подкгпс>чень> к разрядному выходу вычитателя 1, первый управляющий вхсд — к выходу зае- 20 ма иэ Старшего разряда того же вычитателя 1, все разряды второго информационного входа — к разрядному выходу вычитателя 2, а второй управляю«ций вход — к выходу заема из стар25 шего разряда вычптателя 2, повременно поступают двоичные коды сравниваемьгх чисел (операндь«) . Вы-, читатель 1 вычитает из первого кода второй, и вычитатель 2 — из второго кода перг«ьгй. Па выходах обоих вичпта- 35 телей 1 и? установится двоичный код, соответствующий разнос ти сраг«ш«наемих чисел.При этом тот вычитатель, на выходе которого установится дополнительный код, соответствующий отрицательному числу, выработает на своем выходе заема стс«рше«о разряда сигнал, который попадает на соответствующий управляющий вход коммутатора 3 и запрещает го первого вычитателя и с входом уменьшаемого второго вычитателя, раэрядньсе выходы первого и второго вычитателей соединены соответственно с первым и вторым информационными