Устройство для сопряжения информационных каналов программно- коммутируемой логической сети

Устройство для сопряжения информационных каналов программно- коммутируемой логической сети

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и предназначено для реализации сетевых управляющих структур с распределенной вычислительной мощностью. Цель изобретения - уменьшение объема оборудования и исключение потерь информации. Устройство содержит генератор 1 импульсов, счетчик 2, блок 3 памяти, первую, вторую шины адреса 4,5, первый злемент 6 равнозначности, ждущий мультивибратор 7, мультиплексор 8, блок 9 вьщачи информации, элемент И 10, второй элемент 11 равнозначности. При случайных искажениях содержимого отдельных ячеек блока памяти в устройстве происходит автоматическая блокировка каналов связи, работу которых регламентируют слова программы, включающие ячейку с искаженной информацией . 1 з.п. ф-лы, 3 ил. € (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

091 (Н) (5D 4 G 06 F 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3997874/24-24 (22) 02,01.86 (46) 97.07.87. Бюл. В 25 (71) Государственный проектный и проектно-конструкторский институт "Электротяжхимпроект" (72) А.М.Заславский, В.И.Фельдман, Б.В.Серебряков и Ю.П.Денисенко (53) 681.3(088.8) (56) Авторское свидетельство СССР

В 819792, кл. G 05 В 19/16, 1980.

Патент США Ф 3810118, кл. G 05 В 11/00, 1984. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИНФОРМАЦИОННЫХ КАНАЛОВ ПРОГРАММНО-КОММУТИРУЕМОЙ ЛОГИЧЕСКОЙ СЕТИ (57) Изобретение относится к области вычислительной техники и предназначено для реализации сетевых управляющих структур с распределенной вычислительной мощностью. Цель изобретения— уменьшение объема оборудования и исключение потерь информации. Устройство содержит генератор 1 импульсов, счетчик 2, блок 3 памяти, первую, вторую шины адреса 4,5, первый элемент 6 равнозначности, ждущий мультивибратор 7, мультиплексор 8, блок 9 выдачи информации, элемент И 10, второй элемент 11 равнозначности. При случайных искажениях содержимого отдельных ячеек блока памяти в устройстве происходит автоматическая блокировка каналов связи, работу которых

Ю регламентируют слова программы, включающие ячейку с искаженной информацией. 1 з.п. ф-лы, 3 ил, С:

1322293 2

Изобретение относится к вычислительной технике и предназначено для реализации сетевых управляющих структур с распределенной вычислительной мощностью, Цель изобретения — уменьшение объема оборудования и исключение потерь информации, На фиг,1 представлена блок-схема устройства; на фиг.2 — схема регистра; на фиг.3 — структура размещения информации в блоке памяти.

Устройство содержит генератор 1 импульсов, счетчик 2, блок 3 памяти, первую 4 и вторую 5 шины адреса, первый элемент 6 равнозначности, ждущий мультивибратор 7, мультиплексор 8, блок 9 выдачи информации, элемент И

10 и второй элемент 11 равнозначности.

Блок 9 (фиг 2) содержит дешифратор 12, блок 13 триггеров и блок 14 элементов И.

Принцип работы устройства заключается в последовательном опросе входных сигналов, их логической обработки и выдаче в соответствии с программой коммутации в блок 9, который обеспечивает хранение сигналов до следующего цикла работы.

Структура размещения информации в блоке 3 памяти такова (фиг.3) что каждому выходу устройства соответствует одно слово в программе. При этом слово образовано множеством ячеек памяти 1,2.. .n из которых 1... (п-2) содержат закодированный адрес входа устройства (а,,aã,, ° а. х которым выход, соответствующии данному слову, должен быть связан. Код, записанный в ячейках 1 ... (n-.2), активизирует при считывании каждого слова первый выход блока 3 памяти.

Ячейка под номером и-1 содержит код операции (а,) над переменной, передаваемой по каналу вход-выход устройства. Ячейка под номером и содержит контрольный бит информации (а ), дополняющий выходной код блока 3 памяти до четного. Две последние ячейки активизируют при считывании каждого слова соответственно второй и третий выходы блока 3 памяти.

В процессе работы устройства генератор 1 вырабатывает очередной импульс, переводящий счетчик 2 в новое состояние. При этом на его выходе появляется код номера очередного "про5

l5

55 сматриваемого слова программы, являющийся одновременно кодом номера очередного коммутируемого выхода устройства, Этот код поступает на вход блока 3 памяти и на вход блока 9, подготавливая к приему информации, соответствующий D-триггер 13, На первом выходе блока 3 памяти появляется код адреса входа (а,,а,...,а„,, поступающий на управляющий вход мультиплексора 8, в результате чего на выходе последнего появляется сигнал, эквивалентный сигналу на одном из входов устройства, номер которого соответствует коду на управляющем входе мультиплексора 8. Этот сигнал поступает на первый вход элемента 6 равнозначности. Одновременно на второй вход этого элемента поступает сигнал а „, с второго выхода блока 3 памяти.

При этом на выходе элемента 6 появляется сигнал прямой или инверсный по отношению к сигналу на его первом входе в зависимости от значения a„ равного 1 или 0 соответственно. Этот сигнал поступает на второй вход элемента И 10 и активизирует на его выходе эквивалентный сигнал при наличии на первом входе сигнала, равного поступающего с выхода элемента 11.

Последнее имеет место в случае, если код, образуемый всеми сигналами на входе элемента 11, используемого в функции контроля на четность, не содержит информации об отказе блока памяти (содержит четное число единиц). В противном случае на выходе элемента И 10 появляется сигнал, равный нулю, независимо от значения сигнала на его втором входе. Сигнал с выхода элемента И 10 поступает на информационный вход блока 9. С поступлением сигнала, вырабатываемого мультивибратором 7 под воздействием тактового импульса генератора 1, на синхрониэирующий вход блока 9 происходит запись сигнала, присутствующего на

его информационном входе в соответствующий D-триггер 13, подготовленный к записи кодом на первой адресной шине 4. При этом значение сигнала на очередном коммутируемом выходе устройства становится эквивалентным (или инверсным согласно программе) по отношению к значению сигнала на одном иэ ее входов.

Таким образом, соответствие множества выходов устройства множеству

1322293 его входов устанавливается программой, хранящейся в блоке 3 памяти.

В процессе работы устройства производится последовательная циклическая запись информации в каждый 0-триггер

13 блока 9, где она сохраняется на протяжении цикла работы счетчика 2, При этом каждый раз адрес источника информации (входа устройства) определяется кодом на второй адресной шине 10

5, а характер операции над переменной при переносе ее значения с входа на выход устройства логическим уровнем сигнала а„», на втором выходе блока

3 памяти, При искажении информации, 15 содержащейся в блоке 3 памяти и нарушающей четкость кода на входе элемента 11, на его выходе появляется сигнал нулевого уровня, вследствие чего, в подготовленный кодом на первой ад- 20 ресной шине 4 D-триггер 13 блока 9 записывается логический "0" независимо от значения сигнала, считанного со входа устройства. При считывании адресов, неискаженных отказом, эквивалентность выхода устройства значению, обусловленному программой комму- тации и сигналами на ее входе, сохраняется.

Формула изобретения

1. Устройство для сопряжения информационных каналов программно-коммутируемой логической сети, содержа- 35 щее генератор импульсов, счетчик, блок памяти, первый элемент равнозначности, идущий мультивибратор, мультиплексор и блок выдачи информации, причем выход блока выдачи инфор-40 мации соединен с выходом устройства для подключения выходного информационного канала, выход генератора импульсов соединен с тактирующим входом счетчика и входом ждущего.мультивибратора, выход которого соединен с входом синхронизации блока выдачи информации выход счетчика соединен с адресным входом блока памяти, первый выход которого соединен с управляющим входом мультиплексора, информационный вход которого соединен с входом устройства для подключения входного информационного канала, выход мультиплексора соединен с первым входом первого элемента равнозначности, второй вход которого подключен к второму выходу блока памяти, о т л и ч а ю— щ е е с я тем, что, с целью уменьшения объема оборудования и исключения потерь информации, в него введены элемент И и второй элемент равнозначности, первый, второй, третий входы, вьжоды которого соединены соответственно с первого по третий выходами блока памяти и первым входом элемента

И, второй вход и выход которого соединены соответственно с выходом первого элемента равнозначности и первым информационным входом блока выдачи информации, вход которого соединен с выходом счетчика °

2. Устройство по п,1, о т л ич а ю щ е е с я тем, что блок выдачи информации содержит дешифратор, блок элементов И и блок триггеров, причем второй, первый информационные и синхронизирующий входы блока соединены соответственно с входом дешифратора, информационным входом блока триггеров и первым входом блока элементов И, выход дешифратора подключен к второму входу блока элементов

И, выход которого соединен с входом синхронизации блока триггеров, выход которого соединен с выходом блока, 1322293

Адрес дкода Иодone- bum ронер скеда (guet рации четности (6ыхада) Составитель С.Бурухин

Техред И.Попович Корректор А.Тяско

Редактор Н.Рогулич

Заказ 2866/46 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раущ ская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4