Программируемый импульсный синтезатор кратных частот

Программируемый импульсный синтезатор кратных частот

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в программируемых формирователях временных интервалов в система синхронизации. Цель изобретения - увеличение числа и диапазона формируемых частот и сокращение времени перестройки. Синтезатор содержит счетчик 1, запоминающее устройство 2, блок 4 сброса и блок 5.1 синхронизации . В синтезатор введены запоминающее устройство 3, блоки 5.2,.... 5.п синхронизации и образованы новые функциональные связи. Это позволяет увеличить количество одновременно ) формируемых номиналов частот и сокра-. щает время перестройки до нескольких миллисекунд. 4 ил. с (Л fSbtx.n Фиг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 48 А1 (51) 4 Н 03 К 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКСМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3925807/24-21 (22) 04.07.85 (46) 07.07.87. Бюл. № 25 (72) Т.».Лейкина, С.Д.Белов, Г.M.Òêà÷åâ и В.А.Ульянов (53) 621.374 (088.8) (56) Патент Англии № 2091920, кл. Н 03 К 21/00, 1984.

Титце У., 1Ченк К. Полупроводниковая схемотехника. — M, 1980, с.360.

Патент РСТ ¹ 82/02464, кл. Н 03 К 21/32, 1982. (54) ПРОГРАММИРУЕМ1 Й ИМПУЛЬСНЫИ

СИНТЕЗАТОР КРАТН1К ЧАСТОТ (57) Изобретение может быть использовано в программируемых формирователях временных интервалов в системах синхронизации. Цель изобретения увеличение числа и диапазона формируемых частот и сокращение времени перестройки. Синтезатор содержит счетчик 1, запоминающее устройство

2, блок 4 сброса и блок 5.1 синхронизации. В синтезатор введены запоминающее устройство 3, блоки 5.2,..., 5.п синхронизации и образованы новые функциональные связи. Это позволяет величить количество одновременно > ф ормируемых номиналов частот и сокра-. ает время перестройки до нескольких иллисекунд. 4 ил.

С:

1322468

Изобретение относится к импульсной технике и мажет быть использонано в программируемых формирователях временных интервалов и системах синхронизации. 5

Цель изобретения — увеличение числа и диапазона формируемых частот и сокращение времени перестройки.

На фиг. 1 приведена структурная схема программируемога импульсного 10 синтезатора кратных частот; на фиг.2— шкалы номеров интервалон времени в позиционной системе с различными основаниями; на фиг.3 — блок-схема программы составления матрицы для 15 записи в запоминающих устройствах; на A«r.4 — блок-схема про-раммы под.готовки данных для алгоритма фиг.3, Импульсный синтезатор содержит счетчик 1, первое 2, второе 3 запоми-20 нающие устройства, блок 4 с.браса, блоки 5,!-5.п синхронизации.

Первая группа ныходов счетчика 1 соединена с адресными входами первого запоминающего устройства 2, выход которого подключен к первому входу блока 4 сброса, выход <отарого соединен с первым входом счетчика 1. Импульсный синтезатор содержит также блок 5.! синхронизации, 30 первый нход которого соединен с вторым входом счетчика, второе запоминающее устройство 3, адресные входы которого соединены с второй группой выходов счетчика 1, первый ныход — с 35 вторым входом алака 4 сброса, второй выход — с входом разрешения выборки первого запоминающего устройства 2, первые входы блоков 5.1 -5(n+l) синхронизации соединены с вторым входом 40 счетчика 1,второй вход каждого блока

5.1-5 (п+1) синхронизации подключен к соответствующему выходу из группы выходов первого запоминающего устройства, а выход — 45 к соответствующему выходу устройства.

Программируемый импульсный синтезатор кратных частот работает следую-щим образом.

Тактовые импульсы входного сигна- 50 ла подаются на второй вход счетчика

1 так, чта ан изменяет свае состояние ат каждого нходнага импульса.

При изменении состояния счетчика 1 изменяется информация на первой и второй группах выходов, т ° е. адреса на адресных входах первого 2 и второ-го 3 запоминающих устрайс.тв, в ячей-ках каждого разряда которых записаны свои сочетания "0" и "1", обеспечи- вающие формирование на каждом выходе запоминающего устройства 3 импульс. ного сигнала длительностью, равной длительности неизменности состояния младшего разряда второй группы выходов счетчика 1. Сигнал с второго ныхада подключает запоминающее уст ройство 2 па его управляющему входу разрешения выборки, что обеспечивает при последовательном изменении адреса формирование на его выходах импульсных последовательностей, период следования которых

T = t + с сыч Bb x

1 где t — время между началом счета счетчика 1 и появлением выходного сигнала на втарам выходе запоминающего устройства 3; время между появлением 2» выходного сигнала на втором выходе запоминающего устройства 3 и появлением выходного сигнала íà i ныходе запоминающего устройства 2.

Эти выходные сигналы воздействуют на вторые входы блоков 5.1-5.(п+1) синхронизации, на выходах которых появляются импульсные сигналы, синхронные с входными тактовыми импульсами.

Импул. сные сигналы с первых выходов запоминающих устройств 2 и 3, поступая на первый и второй входы блока 4 сброса (элемент И), определяют момент сброса счетчика 1.

Программируемый импульсный синтезатор кратных частот является схемной реализацией представления периода. формируемой частоты f» кратной периоду 1 „исходной частоты, в виде накопления единичных интервалан времени равны»: tâõ

Число P может быть представлено в позиционной системе счисления с любым основанием. Пусть основание системы счисления ранна емкости К одного разряда запоминающего устройства

2, т.е. (фиг.2) 1322468 4 схема которого представлена на фиг.3 и 4. Представляют значение Р н виде где i — номер цифры младшего разряда (i=0,1; .. °,К);

1 — номер цифры старшего разряда (1=0,1; 2, .. °,К);

К вЂ” основание системы счисления, В позиционной десятичной системе счисления это число определяется как

Р=1К+

1,! J где!

О о

Р,= i К+1К!

=к

P= +i K;j=0,1; о т.е. для двузначного числа

P — подлежащий формированию

J коэффициент деления по каналу;

К вЂ” емкость каждого программируемого многоразрядного запоминающего устройства (2и3);

1 — целая часть (неполное част1 ное) от деления Р„ на К, определяющая шаг записи I"

Счетчик импульсного синтезатора предназначен для накопления (суммиро.. нания) единичных интервалов времени и выдачи результата суммирования в двоичном коде по первой и второй 20 выходным шинам, причем разделение на первую и вторую нины соответствует разделению числа P на разряды в при— нятой системе счисления: первая шина выдает в двоичном коде номер цифры i, а вторая пина — номер цифры 1.

Первое запоминающее устройство 2 содержит информацию о значении цифры младшего разряда (i) а второе запоминающее устройство 3 — о зна- 30 чении цифры старшего разряда (1) номера требуемого периода исходной частоты. Таким образом

T=t (iK+1K)=t„,„+

К

Если P с К отношение --. — опреУ

1 деляет число логических "1", которые должны быть записаны н ячейки соответствующего разряда первого запоминающего устройства 2 с нагом 1=0, т.е. логические "1" записываются в

40 каждой ячейке второго запоминающего устройства 3.

Если Р > К, логическая "1 должна быть записана в одной ячейке соответствующего разряда первого запоминающего устройства 2 по адресу, рав50 ному 1, а целая часть отношения

Р

1! It

К определяет число логических

У которые должны быть записаны н ячейки соответствующего разряда второго

55 запоминающего устройства 3 с шагом 1, Для формирования массива информации для запоминающих устройстн 2 и 3 может использоваться алгоритм, блокв j -разряде программируемого многоразрядного запоминающего устройства 3; — остаток от деления P на

J J

К, определяющий место записи "1" в j -разряд программируемого многоразрядного запоминающего устройства 2, если 1J I, или определяющий шаг записи "I" в j --разряде этого запоминающего устройства, если

1 =О. ! — номер канала.

На фиг.3 приведена блок -схема алгоритма формирования массива информации для заполнения запоминающих устройств 2 и 3 по правилу (1) .

Алгоритм содержит блок 1, определяющий границы области памяти вычислительного устройства для формирования массива и подготанлинающий эту область к работе. Входными данными для блока являются объем К запоминающего устройства и начальный адрес области памяти вычислительного устройства. Блок определяет конечный адрес N области памяти вычислительного устройства.

Входными данными блока II,ïðîèçводящего формирование массива инфор-, мации, являются: шаг S записи "1" в запоминающем устройстве (S = 1 для

J устройства 3, S = i для устройства 2), начальное фазовое смещение у и разрядность М запоминающих устройств.Блок осуществляет прием входных данных, определение адреса ячейки для записи "1" в 3 †разря, запись 1 в j ðàçðÿäå по определенному адресу и запись этого слова в область памяти вычислительного устройства.

1322468

В результате работы блоков I и 11 в определенной области памяти вычислительного устройства образуется массив информации, который является входным для устройства загрузки прог- 5 раммируемого многоразрядного запоминающего устройства.

Для подготовки входных,цанных ал" гаритма (фиг.3) и предъявления требований к составляющим аппаратуры 1О предназначен алгоритм анализа параметров формируемых импульсных после— довательностей, а именно значений коэффициентов Р„,...,Р„ деления и их различных наборов (в процессе прог!5 раммирования). Блок-схема этого алгоритма представлена на фиг.3. Выходные данные, полученные в результате работы по алгоритму сриг.3, являются входными для алгоритма фиг.4. 20

Каждый коэффициент P может быть представлен в в<где произведения прос-тых сомножителей (каноническое разложение числа Р) .

После объединения равных сомножителей коэффициент Р принимает вид где а,,а,,...,а — простые положи- 3-О тельные числа (1,2,3,5,7,...),; сс<,oc„ ...,с<.<„ — целые положительные числа.

Одно из требований к значениям, коэффициента Р определено в названии импульсного синтезатора (кратные).

Зто означает, что для каждого набора значения Р (Р<,...,Р„) в канонических разложениях P,... Ð „ имеются 2О общие сомножители хотя бы по группам:

2 „. а а...; Р,„ = а ° а. а.

Тогда для каждого набора значений коэффициентов Р определяется такое значение P „, которое кратно всем макс

Р данного набора. Для примера Р„„,=

= a,a,a„° (4)

Из всех требуемых наборов значений Р выбирается такой, для которого

Р„ „ имеет наибольшее значение (Р„,„„)...с . Именно эта значение (Р,„ „ )мс<кс и дает возможность определить требования к выбору аппаратных средств программируемого синтезатопа кратных частот; (Ррс<к 1мо< кс (5) 11 где 2 — емкость счетчика, (6) где К вЂ” емкость каждого программируемого многоразрядного загоминающего устройства (2 и 3).

Алгоритм фиг.3 осуществляет операции представления значений P согласм (2 в виде значений коэффициентов

g,,oLz„...,ec„, как показателей простых положительных чисел (1,2,3,5,7,11, 13 ю 1 7,... ) B6I60PCL< <

К„ „с из канонических представлений Р,,...,Р 1 для каждого набора; выбоР (®1 lc

Км,„согласна (6); выбор значения и и К при диалоговом общении с алгоритмом; вычисление по формуле (!) и определение значений 1 и

Ъ для ко(цого набора.

Далее работа с коэффициентами 1„ и e по алгоритму фи .4

Предлагаемый программируемый импульснь< . синтезатор кратных частот обеспечивает максимальное значение Рм кс = .К К + К «К т. е. обеспечивает увеличение Р мс< кс (относительно известного синтезатора) на значение К за счет введения второго запоминающего устройства 3.

Так как частота и временное положение выходных сигналов определяются информацией, записанной в первом и втором запоминающих устройствах 2 и 3., изменение номиналов частоты при сохранении условия кратности и временных положений с дискретом не менее ь„ обеспечивается лишь их перепрограммираванием, чта возможно путем замены корпусов первого и второго запоминающих устройств 2 и 3, если в качестве их используются постоянные запоминающие устройства (при этом расход времени на такую замену не более часа), путем перезаписи информации основнага и даполнительнога программируемых многоразрядных запоминающих устройств 2 и 3 в реальном времени, если в качестве их используются оперативные запоминающие устройства.

13224

Таким образом, предлагаемый программируемый импульсный синтезатор кратных частот по сравнению с известным увеличивает количество одновременно формируемых номиналов частот, увеличивает диапазон формируемых частот в К раэ, сокращает время г перестройки от одного часа до нескольких миллисекунд в зависимости от типа применяемых программируемых много- 1О разрядных запоминающих устройств.

Формула изобретения

Программируемый импульсный синте- 15 затор кратных частот, содержащий счетчик, первая группа выходов которого соединена с адресными входами первого запоминающего устройства, выход которого подключен к первому входу 2р блока сброса, выход которого соединен с первым входом счетчика, и блок синхронизации, первый вход которого

СОединен с вторым входом счетчика, 68 8 а выход — с пе рвой выходной шиной устройства, отличающийс я тем, что, с целью увеличения числа и диапазона формируемых частот и сокращения времени перестройки, в него введены второе запоминающее устройство и с второго по и-й блоки синхронизации, где n — произвольное це- " лое число, при этом адресные входы второго запоминающего устройства подключены к второй группе выходов счетчика, первый выход — к второму входу блока сброса, а второй выход к входу разрешения выборки первого запоминающего устройства, причем первые входы всех блоков синхронизации соединены с вторым входом счетчика, а второй вход каждого блока синхронизации подключен к соответствующему выходу из группы выходов первого saпоминающего устройства, при этом выходы и блоков синхронизации соединены с соответствующими выходными шинами устройства.

072... ii+1 к

К01 3

1322468

Опр. иснстанжы для б5ра0тки иасси5а (eonslj = 01Н

1322468

Фиг. Ф

Составитель С.Клевцов

Редактор И.Горная Техред A.Êðàâ÷óê Корректор Л.Пилипенко

Заказ 2878/55 Тираж 90) Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий !!3035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4