Способ определения сопротивления изоляции электрических сетей и устройство для его осуществления

Способ определения сопротивления изоляции электрических сетей и устройство для его осуществления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электроизмерительной технике. Цель изобретения - расширение функциональных возможностей и повышение точности работы устройства. Устройство содержит генератор импульсного сигнала, развязываюш,ий блок 4, блок 5 фиксации мгновенных значений, элемент 7 задержки, запоминаюш,ий элемент 8 и индикатор 13. В устройство введены фильтр 3, аналого-цифровой преобразователь 6, буферный регистр 9, управляюще-вычислительный блок 10, дешифратор 11 и элемент НЕ 12. Кроме того, в описании представлена функциональная схема управляюще-вычислительного блока 10. 2 с. и 1 з.п. ф-лы, 4 ил. 1СЛ со to со СО ОО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5D 4 G Ol R 27/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4036940/24-21 (22) 29.01.86 (46) !5,07.87. Бюл. № 26 (71) Всесоюзный научно-исследовательский институт электроизмерительных приборов (72) А. Л. Лысенко, В. М. Машенков и В. К. Потапкин (53) 621.317.333(088.8) (56) Заявка ФРГ № 2717158, кл. G 01 R 27/18, 1978.

Карниловский Л. И. Импульсный способ измерения сопротивления изоляции сетей постоянного тока и обесточенных сетей. Вопросы судостроения, Сер. Судовая электроника и связь, Л.: Судостроение, 1977, вып. 16.

Авторское свидетельство СССР № 1067451, кл. G 01 R 27/18, 1983.

„,ЯО„„, 323984 (54) СПОСОБ ОПРЕДЕЛЕНИЯ СОПРОТИВЛЕНИЯ ИЗОЛЯЦИИ ЭЛЕКТРИЧЕСКИХ СЕТЕЙ И УСТРОЙСТВО ДЛЯ ЕГО

ОСУЩЕСТВЛЕНИЯ (57) Изобретение относится к электроизмерительной технике. Цель изобретения — расширение функциональных возможностей и повышение точности работы устройства. Устройство содержит генератор l импульсного сигнала, развязывающий блок 4, блок 5 фиксации мгновенных значений, элемент 7 задержки, запоминающий элемент 8 и индикатор 13. В устройство введены фильтр 3, аналого-цифровой преобразователь 6, буферный регистр 9, управляюгце-вычислительный блок 10, дешифратор 11 и элемент НЕ 12.

Кроме того, в описании представлена функ-циональная схема управляюгце-вычислительного блока 10. 2 с. и 1 з.п. ф-лы, 4 ил.!

323984

Изобретение относится к электроизмг рительной технике и предназначено лля измерения сопротивления изоляции электрических сетей переменного, постоянного и переменно-постоянного тока, находящихся под рабочим напряжением или обесточенных и имеющих значительные емкости фаз (полюсов) относительно корпуса.

Цель изобретения — расширение функциональных возможностей за счет обеспечения измерения сопротивления изоляции сетей постоянного, переменного и постояннопеременного тока, находящимся под рабочим напряжением или обесточенных и имеюших емкости полюсов (фаз) относительно корпуса, при одновременном повышении точности и сохранении быстродействия.

На фиг. 1 изображена функционалшгая схема устройства; на фиг. 2 -- функциональная схема управляюще-вычислите.1»ного блока; на фиг. 3 — эквивалентнан схема контролируемой сети; на фиг. 4 --- фор. ма сигнала с).ф(!) в течение I-гo периода тестовых импульсов.

Устройство для измерения сопротивления изоляции электрических сстей (см. фиг. 1) содержит генератор импу >»с ного сигнала, включенный между I.op!i>, СОМ И ОДНИМ ИЗ ПОЛЮСОВ (фаЗ) КОНтрп1нрусмой сети 2, к этому полюсу (фаза) подключенн вход фил»тра 3. послелс ilател ьно соединенного с развязывак>щим б IoKQM 4, блоком 5 QHKcBIIHII мгповеIIII! Ix ",íà÷åíèé и аналого-цифровым преобразователем 6, второй вход которого через элемент 7 задсржки, а второй вход блока 5 фикскции мгновенных значений неносредствепно соединены с выходом запоминающего элемен "a первые входы аналого-цифрового:I!». îñ;T>ll зователя 6 через лвунаправленн >с> lLIIII!у ланны.с соединены с первыми вхс>лю н г>уферного регистра 9 и первыми входами-в»>хс>лами управляюгце-вычислительного блока 10, втоРОй ВЫХОД КОТОРОГО ПОДКЛЮЧгп К VIIРаВЛЯЕмому первому входу дешифратора 11 и OI>I,— еди нен с открытым коллектор il I v, в I холом элемента 12 НЕ, вход кс)лоро"; .и. »IIIci< с вторым выходом аналого-цифро>и)>о преоб бразователя 6, третий выхол vli()ще-вычислительного блока 10 вязан с входом управления генератора 1. четвертый выход управляюще-вычислительного блока 10 соединен с входом запоминающего элемента 8, пятые выходы этого блока через шину адреса подключены к вторым входам дешисрратора 11, выход которого соединен с вторым входом буферного регистра 9, а его выходы подключены к входам индикатора 13.

Управляюще-вычислительный блок 1О (см. фиг. 2) содержит микроконтроллер 14, первые входы-выходы которого являют я первыми входами-выходами управляющевь)числительного блоска 10 и соединены с первыми входами программируемого тай2 мера 15 второй вход которого соединен с вторым выходом микроконтроллера 14, третий выход последнего через двунаправленнук> линию coca!I!Iel! с первым входом лешифратора 11 и является вторым входомвыходом управляюще-вычислительного блока 10, четвертые входы-выходы микроконтроллера 14 через двунаправленную шину адреса соединены с вторыми входами дешифратора 16, выходами шинного формирователя 17 и являются пятыми входамивыходами управляющего-вычислительного блока 10. пятый выход микроконтроллера

14 подключен к одному из выходов элемента 18 И, другой вход которого вместе

15 с входом микроко)проллера 14 соединен с выходом три:гера 19, а выход элемента 18 И полклкгчен и первому входу шинного формироиате.)я 17, второй, третий и четвертый

-)ходы вместе с первым, вторым и третьим ..;:солом лешифратора 20 соединены с первым вторым и третьим выходом счетчика 21, вхол которого вместе с входом элемента 22 задержки подключен к выходу программируе".ого таймера 15, кроме того, первый зыхол

;ч>)ифратора 20 соединен с первыми вхоламп триггеров 19 и 23 и элемента 24 ИЛИ вЂ” НЕ второй выход де.пифратора 20 соединен с ВТорыми вхолами элеменга 24 ИЛИ вЂ” НГ и триггера 23, выход которого является вторым выходом управляюще-вычислительного б >ока 10, гретий выход дешифратора 20 через элемс нт 25 задержки соединен с втор»>м вход<)м триггера 19, выход элемента

24 ИЛИ- -НЕ подключен к первому входу э,)с-мента 26 И. второй вход которого соеспнсн с выходом элемента 22 задержки. а сп>ход является четвертым выходом управляк)ще-вы:1ислительного блока 10.

Л

Сущность способа измерения сопротивления изо.>яции заключается в следуюгцем.

В напри>кении фаза А — корпус силовой

40 электрической сети постоянно-переменного тока (фиг. 3), находящейся под рабочим напряжением, подвергаемой воздействию импул»сов тестового тока амплитуды 1. с частотой 1, целесообразно выделить три составляющие: переменную, состоящую из суммы гармонических напряжений, с частотами, кратными сетевой Ua(t). величина которой определяется соотношениями импелансов фаз и переменными составляющими линейных напряжений

50,, Р) Y (Р)!) -Р— Yi P !> P > >(Р)+ У> (Р)+ У-(Р) где (1>(Р) — изображение по Фурье напряжения UA (t);

Y; (P ), I i> (P )

У (Р) -- изображение по Фурье по IH»lx импедансов фаз сети относительно корпуса;

13"39K-1

U4ô (t ta ) — Ua +д)) + (д 1). gU, ) " °

RH3=

2 1.

-4 1-1! (5) Зо де

UAs (P), Uca (P) — изображение по Фурье переменных составляющих Линейных напряжений, постоянную Ua, величина которой определяется соотношением активных проводимостей фаз и постоянными составляющими линейных напряжений

GSUmr 6СЬ4

GA+ бв а

Где GA.Ga, Gc — активные проводимости фаз относительно корпуса;

UaB=, UcA — ПОСтОяННЫЕ СОСтаВЛяЮщнЕ ЛИнейкых напряжений, переменную экспоненциальную с частотой

Uaexp(t), величина которой определяется частотой и амплитудой тестовых импульсов тока и величиной эквивалентного импеданса изоляции.

Таким образом, напряжение в точке а (фиг. 3) имеет следующий вид: для i-го положительного тестового сигнала

U. (t — t, ) = U.(t — t;) + U„. + д11;+ в

Ф- 4 (11., 1 1) зиз у

25 для отрицательного полупериода тестового импульса

Ua(t — -„j= UA-(t — t;)+ Ua + Я; +

4-И

+ (ЛU, — ЛU,) е ч% (2)

В выражениях (1) и (2) приняты следующие обозначения (поясняемые на фиг. 4):

t „(t;) — момент начала формирования i-го положительного (отрицательного) полупериода тестовых импульсов; 35

dU Х

Х (д1Х) — максимальное положительное (отрицательное) приращение напряжения на импедансе изоляции в

i-м положительном (отрицательном ) полупериоде по сравнению со средним значением этого напряжения за i-й период; тиз= Rиз Сиз= (Raзл (Кизв () Ризг) )(>((Сизх+ Сизв+ Сизс — постоянная времени, эквивалентного импеданса изо- 45 ляции.

Согласно предлагаемому способу сигнал, описываемый выражениями (1) и (2), подвергается фильтрации, заключающейся в подавлении в информативном сигнале переменной составляющей UA-(t) при минималь- 50 ном искажении спектра переменной экспоненциальной составляющей UA exp (t) .

После этого с достаточной степенью точности сигнал описывается следующим образом (фиг. 4):

UAe(t — О) М UA+ >U;+ (QU; i — <ЩХ

4-f<

Х е ™, t;(t<(t;+ 4Zt;) (3);

t< ((с +45,tg )- (4) Далее, до окончания переходных процессов, вызванных фронтами тестового импульса, измеряются и зампоинаются шесть мгновенных значений сигнала Ua (t) — U U2, (.13, Uf Ug U3 в моменты времени11,...А (фиг. 4).

Первые три из этих мгновенных значений измеряются через промежуток времени >t, в течение положительного полупериода тестового сигнала; последние три — в течение отрицательного.

Далее сопротивление изоляции К вычисляется в соответствии с выражением

Определение длительности следующего, (i+ 1)-го, периода тестового сигнала осуществляется в два этапа.

Предварительное значение длительности следующего, (i+1) -го, периода тестового сигнала определяется исходя из текущего значения постоянной времени т|о эквивалентного импеданса изоляции

Т., i — — К-т (6) К вЂ” коэффициент, равный, например, О, l.

После этого определяется первоначальное значение

> t".+, — Тз,+, /8 ()

В качестве окончательного значения, 1;+, (и по (6) — Т.;+ ) берется ближайшее к t;+ и кратное при этом целому числу периодов (Tp) сетевого рабочего напряжения.

Измерение сопротивления изоляции производится циклическим образом, поэтому устройство, реализующее способ, должно быть асинхронным адаптивным автоматом с циклом измерения, зависящим от постоянной времени эквивалентного импеданса изоляции.

Устройство, изображенное на фиг. 1 и предназначенное для реализации предлагаемого способа, отвечает этому требованию, поэтому для пояснения его работы достаточно рассмотреть i-й цикл измерения, равный по длительности i-му периоду тестового сигнала.

Очередной (1-1) цикл измерения начинается с установления на третьем выходе управляюще-вычислительного блока 10 сигнала «1». Этот сигнал вызывает изменение полярности тока генератора 1 с отрицательной на положительную. По фронту этого

1323984 импульса, подаваемого на контролируемую сеть 2, начинается перезаряд емкости изоляции (см. фиг. 1). Напряжение, описываемое выражением (1), снимаемое с контролируемой сети 2, подается на вход фильтра 3. Гlосле подавления в этом напряжении фильтром 3 составляющей !} (1) оно через развязывающий блок 4 (служащий, в частности, для гальванической развязки цепей устройства с контролируемой сетью 2) подается на первый вход блока 5 фиксации мгновенных значений.

По прошествии времени t; после начала

i-го цикла измерения на четвертом выходе управляюще-вычислительного блока 10 появляется импульс, который фиксируется в запоминающем элементе 8 на время, необходимое для четкой выборки мгновенного значения U (фиг. 4) сигнала U e(t) в блоке 5 фиксации мгновенных значений. Через необходимое для запоминания значения Ь время

)+ (определяемое параметрами элемента 7 за- 2д держки) импульс с выхода запоминающего элемента 8 достигает второго входа аналогоцифрового преобразователя 6, который через время, необходимое для осуществления одного цикла преобразования, на первой группе выходов устанавливает значение U в виде цифрового кода, а на втором выходе— сигнал готовности данных, По этому сигналу (поступающему, в частности, на второй вход.выход управляюще-вычислительного блока

10 через элемент 12 НЕ с открытым коллекторным выходом) происходит запись кода с выхода аналого-цифрового преобразователя

6 через двунаправленную шину данных н первую группу входов-выходов управляющевычислительного блока 10 в его внутреннее оперативное запоминающее устройство.

Таким же образом происходит измерение и запоминание мгновенных значений Я, U,;. сигнала !! e(t).

Через промежуток времени, равный

4Dt; (фиг. 4), на третьем выходе управляюще-вычислительного блока 10 появляется сиг- 40 нал «0», вызывая изменение полярности выходного тока генератора 1 с ноложительной на отрицательную, при этом импульс на четвертом выходе управляюще-вычислительного блока 10 не вырабатывается.

Далее через промежуток времени 5,1„

6 t;, 7йt; после начала цикла измерения во внутреннее оперативное запоминаюгцее устройство управлпюще-вычислительного блока 10 происходит запись мгновенных значений U, ",U> - 50

После этого B управляюще-вычислительном блоке 10 происходит вычисление К„., at „, T„„по формулам (5} — (7}.

Результат измерения К.. в данном цикле выставляется уира вляюще-вычислительным у блоком 10 на его первых входах-выходах, одновременно на пятых входах-выходах появляется код адреса индикатора, а на втоN=N., = л" т(8} где Т.. — период импульсов калиброванной частоты, на выходе таймера 15 снова появляется импульс. Этот импульс увеличивает на единицу содержимое счетчика 21. Появление кода

«1» на выходе счетчика 21 приводит к обнулению всех выходов дешифратора 20 и установлению сигнала «!» на выходе элемента 24

ИЛИ вЂ” HF и связанном с ним входе элемента 26 И. ром входе-выходе — сигнал готовности информации. По этому сигналу дешифратор 11, опознав «свой» адрес, выдает на выходе сигнал «1», которая разрешает запись кода R- с шины в буферный регистр 9, который запоминает его до окончания следующего цикла измерения. Поскольку выходы буферного регистра 9 соединены с входами индикатора 13, последний в течение (i+1)-го цикла измерения отображает значение R-, полученное в результате выполнения данного (i-го) цикла измерения.

Работа управляюще-вычислительного блока 10 в i-м цикле измерения происходит следующим образом.

Окончание (i — 1) -го (и начало i-го) периода происходит в момент изменения содержимого счетчика 21 с «7» на «О» под воздействием 8-го (последнего) в (i — 1)-м периоде импульса с выхода таймера 15. Обнуление счетчика 21 приводит к появлению на первом выходе дешифратора 20 « l», которая устанавливает выходы триггеров 19 и

23 и связанный с последним третий выход управляще-вычислительного блока 0 в единичное состояние. Сигнал «1» с выхода триггера 19 достигает первого входа микроконтроллера 1 4, вынуждая его на своих первых, третьем и пятых входах-выходах (и соответственно на первых, вторых и четвертых входах-выходах управляюще-вычислительного блока 10) установить состояние высокого импеданса. Тем самым управление указанными линиями передается внешним по отношению к микроконтроллеру 14 блокам (что последний подтверждает установкой логической единицы на своем пятом выходе).

Как только сигнал с пятого выхода микроконтроллера 14 достигает второго входа элемента 18 И, на его выходе появляется уровень, разрешающий шинному формирователю 17 установить на шине адреса код, равный коду на выходе счетчика 21.

Таймер 15 после обнуления счетчика автоматически возобновляет подсчет импульсов калиброванной частоты, поступающих на его второй вход с второго выхода микроконтроллера 14. Как только число N прошедших импульсов становится равным N; (занесенному в таймер 15 в конце (i — 1)-го цикла измерения), 1323984

Через промежуток времени, примерно равный 0,5 мкс (задаваемый элементом

22 задержки), импульс с выхода таймера 15 достигает второго входа элемента 26 И, передается на его выход, являющийся четвертым выходом управляюще-вычислительного блока 10. Как только на второй входвыход управляюще-вычислительного блока ! 0 поступает импульс (с выхода аналогоцифрового преобразователя 6, через элемент

12 НЕ на фиг. 1), происходит запись кода значения входного сигнала 1Г, находящегося в тот момент на первых входах-выходах микроконтроллера 14, в его оперативное запоминающее устройство по адресу А А Аз! где значения шестнадцатиричных чисел

А, А, А3 определяются внутренней схемотехникой микроконтроллера 14 и выбираются исходя из конкретной программной реализации его алгоритма работы.

Появление на выходе таймера 15 второго и третьего импульсов (через интервалы времени 2 t; и 3Zt; соответственно) вызывает выполнение описанной процедуры с той разницей, что коды, соответствующие Uz u Uz запишутся по адресам AiAqAq2 и AiAqAq3.

Четвертый импульс, выработанный таймером 15, вызывает изменение уровня напряжения на выходе триггера 23 и третьем выходе управляюще-вычислительного блока

10 с «1» на «О», вызывая начало формирования отрицательного полупериода тестового сигнала. Это происходит потому, что при появлении кода «4» на выходе счетчика 21 на втором выходе дешифратора 20 появляется сигнал, вызывающий сброс триггера 23. Кроме того, этот сигнал через элемент 24 ИЛИ вЂ” НЕ блокирует элемент 26 И. В результате формирования и запоминания мгновенного значения входного сигнала на четвертом такте не происходит.

Появление на выходе таймера 15 пятого и шестого импульсов приводит в итоге к записи в микроконтроллере 14 кодов Б и U2 по адресам A AqAq5 и А А Аз6.

Появление седьмого импульса вызывает запоминание значения Ua, вдобавок к этому происходит запуск микроконтроллера 14 следующим образом.

Наличие кода «7» на выходе счетчика 21 приводит к установлению уровня «I» на третьем выходе, дешифратора 20. Этот сигнал через время задержки, определяемое длительностью процедуры формирования и запоминания кода одного мгновенного значения сигнала UA (t) и задаваемое параметрами элемента 25 задержки, вызывает сброс триггера !

9. Как следствие, на выходах шинного формирователя 17 устанавливается состояние высокого импеданса, на пятом выходе микроконтроллера !4 устанавливается уровень

«О» в подтверждение того, что микроконтроллер 14 взял на себя управление шинами и линиями.

После этого в нем происходит вычисление величин, определяемых выражениями (5) — (8) . Результат вычисления числа

Zt; микроконтроллер !4 заносит в таймер

I5 (адрес которого определяется дешифратором 16), а результат вычисления R. помещает в соответствующем коде на шину данных (т.е. на первые входы-выходы управляюще-вычислительного блока О), сопровождая его кодом адреса на шине адреса (пятые входы-выходы управляюще-вычислительного блока 10) и импульсом на втором входе-выходе управляюще-вычислительного блока 10.

Управляюще-вычислительный блок 10 и все устройство в целом приходят в исходное состояние после появления на выходе таймера 15 8-ro в данном периоде импульса.

Формула изобретения

1. Способ определения сопротивления изоляции электрических сетей, заключающийся в воздействии на контролируемую сеть импульсным сигналом, измерении мгновенных значений напряжения, определении по измеренным значениям величины сопротивления изоляции и регулировании периода воздействующего сигнала, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения измерения сопротивления изоляции сетей постоянного, переменного и постоянно-переменного тока, находящихся под рабочим напряжением или обесточенных и имеющих емкости полюсов относительно корпуса, при одновременном повышении точности и сохранении быстродействия, формируют импульсный сигнал в виде разнополярных импульсов тока постоянной амплитуды, подаваемый непосредственно на контролируемую сеть, фильтруют напряжение, снимаемое с одного из полюсов (фаз), сети, производят измерение трех мгновенных значений напря40 жения, прошедшего фильтрацию, в моменты времени, равноудаленные друг от друга, а также от начала н конца положительного полупериода импульсного сигнала, а также трех значений этого напряжения в аналогичные моменты времени в течение отрицательного полупериода этого сигнала. определяют эквивалентное сопротивление изоляции в соответствии с выражением

21т 2 U — (1М+ Я )

2à — (U, + U,,)

55 где R-- — искомое эквивалентное сопротивление изоляции;

I.— амплитуда тестовых импульсов тока;

1323984 (,т (it

1 - 3

Х (U ...Uз ) - значения напряжения, прошедшего фильтрацию в указаннь:е выше моменты времени в течение положительного (отрицательного) тестового сигнала, определяют значение постоянной времени эквивалентного импеданса изоляции в соответствии с выражением где т.. — искомая постоянная времени эквивалентного импеданса изоляции; — — промежуток времени между измерениями значений напряжения, прошедшего фильтрацию, определяют длительность следующего периода воздействующего сигнала как величину, пропорциональную постоянной времени эквивалентного импеданса и равную целому числу периодов переменной составляющей рабочего напряжения сети.

2. Устройство для определения сопротивления изоляции электрических сетей, содержащее генератор импульсного сигнала, индикатор, развязывающий блок, блок фиксации мгновенных значений, элемент задержки, причем первый вход блока фиксации мгновенных значений соединен с выходом запоминающего элемента, orëè÷àþè ååñÿ тем, что с целью расширения функциональных возможностей, в него дополнительно введены фильтр, аналого-цифровой преобразователь, элемент НЕ с открытым коллекторным выходом, дешифратор, буферный регистр, управляюще-вычислительный блок, причем один выход генератора импульсного сигнала объединен е входом фильтра и подключен непосредственно к одному из полюсов (фаз) контролируемой сети, другой выход генератора импульсного сигнала соединен с корпусом, причем генератор импульсного сигнала представляет собой генератор разнополярных импульсов тока, выход фильтра соединен с входом развязывающего блока, выход блока фиксации мгновенных значений подключен к первому входу аналого-цифрового преобразователя, второй вход которого соединен через элемент задержки с выходом запоминающего элемента, первые выходы аналого-цифрового преобразователя соединены через двунаправ пенну|о шину данных с объединенными между собой первыми входами буферного регистра и первыми входами-выходами управ ляюще-вычислительного блока, а второй выход аналого-цифрового преобразователя через элемент HE с открытым коллекторным выходом подключен к двунаправленной линии. соединяющей первый вход дешифра5

10 15

55 тора и второй вход-выход управляюще-вычис лительного блока, третий выход которого подключен к входу управления генератора импульсного сигнала, четвертый выход соединен с входом запоминающего элемента, а пятые выходы через шину адреса подключены к вторым входам дешифратора, выход которого связан с вторым входом буферного регистра, выходы которого подключены к входам индикатора.

3. Устройство по п. 2, отличающееся тем, что управляюще-вычислительный блок содержит микроконтроллер, два дешифратора, программируемый таймер, два триггера, элемент ИЛИ вЂ” НЕ, два элемента задержки, два элемента И, счетчик, шинный формирователь, причем первые входы-выходы микроконтроллера объединены с первыми входами программируемого таймера через двунаправленную шину данных и являются первыми входами-выходами управляюще-вычислительного блока, второй выход микроконтроллера соединен с вторым входом программируемого таймера, третий вход последнего соединен с выходом первого дешифратора, первый вход которого через двунаправленную линию соединен с третьим выходом микроконтроллера и является вторым входом-выходом управляюще-вычислительного блока, вторые входы первого дешифратора соединены через двунаправленную шину адреса с выходами шинного формирователя и четвертыми входами-выходами микроконтроллера, которые являются пятыми входами-выходами управляк>ще-вычислительного блока, пятый выход микроконтроллера соединен с одним входом первого элемента И, другой вход которого объединен с входом микроконтроллера и подключается к выходу первого триггера, а выход первого элемента

И соединен с первым входом шинного формирователя, второй, третий четвертый входы которого объединены с первым, вторым, третьим входами второго дешифратора и подключеныы к первому, второму, третьему выходам счетчика, вход которого объединен с входом первого элемента задержки и подключен к выходу программируемого таймера, первый выход второго дешифратора соединен с первыми входами первого и второго триггера соответственно и одним из входов элемента ИЛИ вЂ” НЕ, второй выход второго дешифратора соединен с другим входом элемента

ИЛИ вЂ” НЕ и вторым входом второго триггера выход которого является вторым выходом управляюше-вычислительного блока, третий выход второго дешифратора через второй элемент задержки соединен с вторым входом первого триггера, выход элемета ИЛИ вЂ” НЕ подключен к первому входу второго элемента И, второй вход которого соединен с выходом второго элемента задержки, а выход является четвертым выходом управляюще-вычислительного блока.!

323984

1323984

Составитель H. Михалев

Редактор Е. Конча i åõðåä И, Верес Корректор A. Тяско

Заказ 2962/50 Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1! 3035, Москва. Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород. ул. Проектная, 4