Устройство для встроенного тестового контроля

Устройство для встроенного тестового контроля

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике :встроенного автоматизированного контроля и может быть использовано для контроля различных цифровых блоков. Цель изобретения - расширение функциональных возможностей за счет возможности работы в анализаторных режимах и в режимах генератора гакрементируемых последовательных состояний, а также обеспечения возможности работы с изменением разрядности и длительности псевдослучайной последовательности состояний. Устройство содержит шифратор управляющих сигналов, три сумматора, два мультиплексера, три коммутатора, шифратор. Устройство может вьшолнять функции генератора I (генератор псевдослучайных кодов, генератор инкрементируемых последовательностных состояний, генератор декрементируемых последовательностных состояний ) , счетчика (числа переходов, .числа переходов со сравнением полученного значения с эталонным), сумматора с контролем, сигнатурного анализатора . 1 шт., 4 табл. с (Л OQ ю 4 О to со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4013743/24-24 (22) 14. 01. 86 (46) 15.07.87. Бюл, У 26 (72) В. Г. Миронов, А. П. Горяшко, Л. С. Косов, В.В. Горемыкин, P.P. Габдуллин и В.Б.Полумбрик (53) 681.3(088.8) (56) Авторское свидетельство СССР и 615492, кл. G 06 F 11/26, 1976.

Авторское свидетельство СССР

У 1196877, кл. G 06 F 11/26, 1984. (54) УСТРОЙСТВО ДЛЯ ВСТРОЕННОГО ТЕСТОВОГО КОНТРОЛЯ (57) Изобретение относится к технике встроенного автоматизированного контроля и может быть использовано для контроля различных цифровых блоков.

Цель изобретения — расширение функциональных возможностей за счет возмож. 80.„1324029 А 1 ности работы в анализаторных режимах и в режимах генератора инкрементируемых последовательных состояний, а также обеспечения возможности работы с изменением. разрядности и длительности псевдослучайной последовательности состояний. Устройство содержит шифратор управляющих сигналов, три сумматора, два мультиплексера, три коммутатора, шифратор. Устройство может выполнять функции генератора (генератор псевдослучайных кодов, генератор инкрементируемых последователь- ностных состояний, генератор декрементируемых последовательностных состояний), счетчика (числа переходов, а ф числа переходов со сравнением полученного значения с эталонным), сумматора с контролем, сигнатурного анализатора. 1 ил.,4 табл.

1324029 и 60 шифратора управляющих сигналов, т- инверсные выходы 61 и 62 мультиплексора — выходы признака результата и выход признака ошибки устройства соответственно, выходы 63 параллельной подачи слова, группу входов 64 задаHHH режима работы, выходы 65 признака начала работы устройства (НУ), вход а- 66 пуска, вход 67 синхронизации, пер10 вый (КТ) и второй (BX) входы 68 и 69 задания режима работы соответственно и и выход 70 признака устройства (ПС).

Устройство для встроенного тестового контроля реализуется в виде БИС

15 и предназначено для применения в составе устройств вычислительной

1 техники и цифровой автоматики в качестве ядра при построении схем встроенной самодиагностики различноу 20 го типа, ПЗУ, а также схем произвольной логики.

В зависимости от включения устрой-ства для встроенного тестового контроля может выполнять функции либо гея- 25 нератора тестовых воздействий, либо анализатора реакций тестируемого ф- функционального узла на задаваемые тестовые воздействия. Устройство восьмизарядное и допускает наращива0> 30 ние до необходимого количества разФ) рядов.

:Режим работы устройства задается в соответствии с табл. 1 на командной группе входов Х8-Х12, поступающих на шифраторы 2 и 14, Из об ретен ие относится к технике встроенного автоматизированного кон роля и может быть использовано для контроля различных цифровых блоков в качестве генераторов теста и анализаторов.

Цель изобретения — расширение об ласти применения устройства путем обеспечения возможности работы в ан лизаторных режимах генератора инкре ментируемых последовательных состоя ний, а также обеспечения возможност работы с изменением разрядности и длительности псевдослучайной после довательности состояний.

На чертеже приведена схема устройства.

Устройство содержит элемент 1 за держки, выполненный на счетчике, ши ратор 2 управляющих сигналов, групп выходоЪ З,шифратора управляющих сиг налов, группу управляющих входов 4 мультиплексора 5, выход 6 которого соединен с входом сумматора 7, сум маторы 8 и 9 модулю два, группу пр мых разрядных выходов 10 регистра

11, элемент И-НЕ 12, триггер 43, ши ратор 14, коммутаторы 15 и 16, груп пу элементов НЕ 47, блок 18 сравнения, коммутатор 19, мультиплексор 2 элементы И-НЕ 21-23, триггеры 24-26 формирователь 27 импульса, элемент

НЕ 28, информационный вход 29 после довательной подачи слова, информационные группы входов 30 и 31 комму татора, группа информационных входов

32 коммутатора, выход 33 шифратора, управляющих сигналов, группу инверсных разрядных выходов регистра 11, выход 35 младшего инверсного разря- 40 да регистра соединен с входом сумматора 8, группы информационных входов

36-38 коммутатора, группу выходов 39 коммутатора, группу информационных входов 40 сумматора, группы входов

41 и 42 блока сравнения, информационный вход 43 мультиплексора, вход 44 шифратора управляющих сигналов, выходы 45 и 46 шифратора управляющих сигналов, инверсный вход 47 сброса сумматора, группу выходов 48 шифратора управляющих сигналов, выходы 49 и 50 шифратора управляющих сигналов, информационные входы 51-53 коммутатора, выход 54 переноса сумматора, управляющий вход 55 мультиплексора, выход 56 шифратора управляющих сиг налов, инверсные входы 57 и 58 шифратора управляющих сигналов, входы 59

Устройство работает следующим образом.

Включение и подготовка к работе устройства начинаются для всех режимов работы одинаково — подачей сигнала "Пуск".

Асинхронно поступающий сигнал

"Пуск" приходит на инвертирующие D u

R входы триггера 13, снимает удержание его в нуле, и триггер 13 по очередному импульсу ТИ устанавливается в "1", которая разрешает прохождение импульсов ТИ через элементы И-НЕ 12 и 23, формирует отрицательный фронт импульса на выходе НУ устройства, а также снимает удержание с линии 1 задержки, Через 8 тактов линия 1 задержКи формирует на выходе потенциал

"1", который запрещает прохождение импульсов ТИ через элемент И-НЕ 23 и формирует положительный фронт импульса на выходе НУ устройства. Этот импульс поступает на элемент И-НЕ 22, 13240

3 который формирует на входе 60(Хб) шифратора 2 потенциал "1", устанавливающий все узлы устройства в исходное состояние сигналами управления, формирующимися в шифраторе 2, в соответствии с уравнениями работы выходов.

33 = Хб-Х7 Х8Чхб Х7.X9VX6 Х7 Х10» X11 ° X12VX6 Х7 "Х10 Х11 Х12

48 младший = Х1 Хб.Х8 Х9ЧХ5 Хб Х8« 1О

«Х9-Х10

48 старший = Х8. Х9ЧХ5 Хб Х8 Х9 «

«Х10 Х11

46 = Х1 Х8ЧХ1 Х9ЧХ5.Х8 .Х9 X10VX5»

«Х8 Х9 ° Х11ЧХ5 Х8 Х9 X12VX6- XSVX6> 15 Х9ЧХ6 X10VX6 Х11UX6 ° Х12

3 младший = Х1 ° Хб .Х8 .Х9ЧХ1 Х8

«Х9ЧХ6 Х8 X9VX5 Х8 Х9 X11VX5.Х8"

"Х9 Х10 X12VX5.Х8 Х9 X10VX6.Х9 "

"X11VX6 Х9 X10 X12VX6 X9 Х10ЧХ8 "

«Х9 Х10. Х11

3 старший = Х8 Х9 ° X10 X11VX8 Х9

«Х10. X12VX1 ° Х8 Х9ЧХ6 Х8-. Х9ЧХ5 - Х8"

«Х9 Х10ЧХ6 Х9.Х10

45 = Х8:X9 Õ10 X11VX8 Х9.Х10

«Х11ЧХ8 ° Х9 Х10 Х12

55 = Хб Х9.. Х8 Х10 X11 ° X12VX6. Х8

"Х9 ° Х10 Х11..X12VX6 Х8 Х9 Х11- Х12"

56 = Хб Х8 .Х9.Х10 Х11 Х12 ° Х7

49 = Х1 Х2 X5 ° Хб Х8, Х9 Х10-Х11 «

«Х1 Х5 Хб;Х8 Х9-Х10- Х11ЧХ1" Х2 Х5 «

«Хб Х8.Х9.-X11 Х12

50 = Х1 . Х5. Хб Х8. Х9 Х1.0 Х11ЧХ1 «

«Х5 ° Хб-Х8.Х9.Х10 Х11ЧХ1*Х5>Х6 ° Х8 >

«Х9 ° Х11: Х12 где . — конъюкция;

U — - дизъюнкция..

После окончания импульса НУ очередной импульс ТИ устанавливает триггер 24 в "1" и на входе 60 шифратора

2 устанавливается потенциал "0", который в соответствии с уравнениями и заданной командой переводит устрой- 5 ство в рабочий режим. Если устройство работает в одном из режимов генератора тестовых воздействий выходы коммутатора 19 переводятся из отключенно- го состояния в активное выходом 33 шифратора 2 в соответствии с уравнением его работы.

Установка сигнала "Пуск" и "1" приводит к немедленному останову ра-. боты устройства и переводу выхода коммутатора 19 в отключенное состояние.

Мультиплексор 5 при комбинации 00 на управляющих входах 4 коммутирует

29 4 на вход 6 сумматора 7 выход элемента

НЕ 28, при комбинации 01 — инверсный выход сумматора 9 по модулю 2, при комбинации 1Π— выход сумматора

8 по модулю 2, при комбинации 11 потенциал "0".

Мультиплексор 20 при "0" на управляющем входе 55 коммутирует выход 54 переноса сумматора 7 на выход 62 суммы устройства и выход равенства блока 18 сравнения на выход 61 равенства устройства, а при "1" на входе

55 коммутирует выход триггера 25 неисправности на выход 62 суммы устройства и выход триггера 26 исправности на выход 61 устройства.

Коммутатор при комбинации 00 на управляющей группе входов коммутирует на группу входов 39 сумматора 7 инверсную информацию с группы входов

38, при комбинации 01 — инверсную группу выходов 34 регистра 11 при комбинации 10 — третью группу входов 37, при комбинации 11 — первую

2 группу входов 32.

Коммутатор 16 при "0" на управляющем.входе коммутирует на вход 42 блока 18 сравнения инверсную информацию с выходов шифратора 1.4, при "1" на управляющем входе — инверсное значение входов-выходов данных устройст-. ва.

I. Режим генератора псевдослучай-. ных кодов. На входы Вх, В 1 подается

"0", значение сигналов на входах ПС и КТ безразлично.

Во время импульса НУ на вход 6 сумматора 7 поступает "1" и на вход 47 сумматора 7 также проходит "1", которая обнуляет оба слагаемых сумматора 7, тем самым на регистр 11 записывается код 01 . В такте,.следую 6 щем за окончанием сигнала НУ, на входы-выходы устройства коммутатор 19 коммутирует код 01„, а также на управляющих входах мультиплексора 4 формируется код 01, т.е. на вход 6 сумматора ? поступает выход сумматора 9 по модулю 2, на который заведены 3, 4, 5, 7 разряды регистра 11, одновременно на управляющей группе входов коммутатора 15 формируется код 01, т.е. на группы 39 и 40 входов сумматора 7 поступает содержимое регистра 11, в результате чего на регистре 11 по каждому импульсу ТИ осуществляется сдвиг на один разряд влево, а в младший разряд заносится свертка по твой 2 З-ro, 4-ro, 5-ro, 5 13240

7-ro разрядов, Таким образом реализуется 8-разрядный генератор псевдослучайной последовательности.

Длина псевдослучайной последовательности задается двоичными кодами на входах Х10, Х11, Х12 в соответствии с табл. 2.

На блоке 18 сравнения постоянно сравниваются текущее значение рег ист- 10 ра 11 и конечное состояние устройства, заданное входами устройства Х10

Х11, Х12. При совпадении этих состояний на вход 44 блока 2 сравнения поступает сигнал "1" и регистр 11 уста- 15 навливается по следующему ТИ в состояние 01„, т.е. возвращается в начальное состояние.

При необходимости формирования количества состояний генератора псевдо- 20 случайной последовательности большего чем это позволяет одно устройст во, можно использовать несколько синхронно работающих таких устройств, при этом все устройства должны иметь 25 отличные друг от друга значения входов Х10,, Х11, Х12.

Максимальное количество состояний такого составного генератора псевдослучайных кодов из восьми устройств 30 определяется как произведение S; (см. табл. 2).. 1

П S; °

;=ь 35

Например,для двух устройств, в одном иэ которых количество состояний равно Б, а в другом S1, общее количество состояний 254 255 = 64770.

II, В режиме генератора инкремен- 40 тируемых последовательных сбстояний генерируется последовательностные состояния от 00 до значения выхо16 дов шифратора 14, определяемого кодом на входах Х10, Х11, Х12, в соответствии с табл. 3.

Состояние входов Вх и Вх равно

"0"

Первым импульсом ТИ после сигнала

НУ регистр 11 устанавливается в состояние 00 каждым следующим им пульсом ТИ на регистре 11 записывается старое его состояние плюс один до значения, совпадающего с выходами шифратора. 14. Следующим импульсом ТИ в регистр 11 записывается код 00,- .

Количество состояний генератора инкрементируемых последовательных состояний может быть увеличено до29 6

6авлением соответствующего количества описываемых устройств в аналогичном режиме. Используемые в этом режиме входы КТ и ПС могут иметь любое зна- чение.

III, Генератор декрементируемых последовательностных состояний предусматривает в этом режиме включение и функционирование устройства в данном режиме аналогично предыдущему за исключением состояния выходов второго блока 14 управления (табл.4) и потенциала, задаваемого на входе

"Вх", который должен быть равным "1".

В этом режиме вычитание осуществ1 ляется подачей на вход 39 сумматора

7 кода ГГ, Данный режим предназначен для проверки правильности хранения информации в постоянном запоминающем устройстве.

При совместном использовании нескольких устройств, работающих в данном режиме. Х12 = (для старшего устройства, для остальных Х12 = О, что обеспечивает перенос суммы и вы" ход равенства иэ младших устройств.

После подготовки к работе устройство осуществляет суммирование поступающей в каждом такте на информационные входы-выходы DO-D7 информации, накапливая сумму в регистре 11.

Исходное состояние регистра 11 равBO 00„ °

При поступлении на вход КТ уст ройства сигнала, указывающего на формирование устройством для встроенного тестового контроля, работаюп(им в режиме генератора, адреса последней ячейки накопителя проверенного

ПЗУ, в котором хранится контрольная сумма для данного накопителя ПЗУ, шиф. ратор 2 формирует управляющие сигналы в соответствии с уравнениями, под действием которых устройство осуществляет сравнение на блоке 18 сравнения информации, считываемый из ПЗУ с контрольной суммой, полученной из регистра 11 Р случае совпадения на старшем устройстве на выходе 61

Вых 11, появляется инверсное значение "триггера 26 исправности, равное

"0" и свидетельствующее об истинности информации, хранимой в ПЗУ. В случае несовпадения информации "0 формируется на выходе 62 Вьгх.7. старшего устройства.

7 13240

Для организации контрольного суммирования необходимо суммировать и перенос из старшего разряда. Но в старшем устройстве выход 62 Вых, используется для сигнализации о не— совпадении контрольной суммы. Поэтому на выходе 56 шифратора 2 в этом режиме формируется "1" в соответствии с уравнениями, которая включает формирователь 27, на выходе которого фор- 10 мируется инверсное значение выхода переноса 54 сумматора 7. В результате при соединении входа-выхода ПС со старшего устройства с входом суммы

Вх, младшего устройства реализуется 15 контрольное суммирование с учетом переноса из старшего разряда.

IU. Режим сигнатурного анализатора со сравнением эталонных сигнатур.

В этом режиме на вход устройства . 20

Вх,С подается сигнал, сигнатуру которого необходимо получить. Эталонная сигнатура считывается с входов-выходов DO-D7.

В режиме сигнатурного анализато- 5 ра коммутатор 15, сумматор 7, регистр 11 работают так же, как и в режиме сигнатурного генератора, отличие заключается в том, что исходное состояние регистра 11 — 00„ и мульти-. 30 плексор 5 после импульса НУ не переключается, а постоянно коммутирует на вход 6 сумматора ? выход сумматора 9 по модулю 2.

При поступлении "0" на вход КТ уст-35 ройства происходит сравнение содержимого регистра 11 с информацией на входах-выходах DO-D7 устройства аналогично предыдущему режиму.

При совпадении информации на бло- 40 ке 18 сравнения формируется "0" на выходе 61 Вых устройства, сигнализирующий о совпадении информации.

При несовпадении сигнатур на блоке

18 сравнения формируется 0" на вы- 45 ходе 62 Вых.7 устройства, информирующий о несравнении сигнатур.

При подаче сигналов одновременно и на входы КТ и ПС устройства в слу-. чае сравнения сигнатур формируется SO

t1 I I

0 на выходе 61 Вых устройства, информирующий о правильной сигнатуре в последней контрольной точке, если анализировалась последовательно несколько контрольных точек. 55-В этом режиме коммутатор 15 коммутирует на группу 39 входов умматора 7 код 00 . Первый мультиплексор

5 коммутирует выход второго сумматора 8 по модули 2 на первый вход 6 сумматора 7. На вход 35 сумматора

8 по модулю 2 приходит инверсное значение младшего разряда накапливающего сумматора 11.

Таким образом, при совпадении значений младшего разряда регистра

11 со значением сигнала на входе устройства Вх, на выходе первого сумматора 8 по модулю 2 — потенциал

"0", т.е. в регистр 11 записывается значение (старое). При смене информации на входе устройства Вх на выходе сумматора 8 по модулю 2 формируется потенциал "1", тогда сумматор

7 прибавляет к содержимому регистра

11 единицу и результат записывается в регистр 11.

При поступлении "0" на вход КТ устройства сравнивается полученное значение количества переходов анализируемого сигнала с эталонным аналогично предыдущему режиму, При поступлении (одновременном)

"0" на входы КТ и ПС устройства сигналы на выходах 62 и 61 старшего устройства формируются так же, как и в предыдущем режиме.

UI, Режим сигнатурного анализатора

В этом режиме устройство получает сигнатуру сигнала, поступающего на информационный 29 вход устройства.

Длительность строба разрешения формирования сигнатуры определяется длительностью сигнала ПУСК за вычетом первых, девяти импульсов ТИ.

Коммутатор 19 постоянно открыт, поэтому в этом режиме можно получить эталонные сигнатуры. Исходное состояние регистра 11 — 00, . Неиспользованные входы КТ, Вх, ПС должны быть равны "1".

Мультиплексор 5 коммутирует на вход 6 сумматора 7 инверсный выход сумматора 9 по модулю 2. На информационные группы входов 39 и 40 сумматора 7 поступают значения регистра

11 по каждому импульсу ТИ, а в регистр 11 записывается старое его содержимое, сдвинутое на разряд влево, а в младший разряд записывается результат суммирования их по mod ?

U. Режим, счетчика числа переходов со сравнением полученного значения с эталонным.

З-го, 4-го, S-го,. 7-ro разрядов ре гистра 11 и . значение входа суммы

Вх устройства.

9 13240

Таким образом реализуется режим работы сигнатурного анализатора в устройстве.

VII. Режим счетчика числа переходов. 5

Этот режим предназначен для получения эталонных значений числа переходов анализируемого сигнала. Сумма— тор 8 по модулю 2, мультиплексор 5, коммутатор 15, сумматор 7 и регистр 10

11 работают так же, как и в режиме счетчика числа переходов со сравнением полученного значения с эталонным.

В этом режиме открыт коммутатор 19, а коммутатор 16, мультиплексор 20 и 15 блок 18 сравнения не работают.

Таким образом, изобретение обеспе.чивает работу устройства в режимах генератора псевдослучайных кодов, генератора инкрементируемых последова- 20 тельностных состояний, генератора декрементируемых последовательностных состояний, счетчика числа переходов, счетчика числа переходов со сравнением полученного значения с эталон- 25 ным, сумматора со сравнением полученной суммы с контрольной, сигнатурного анализатора со сравнением полученной и контрольной сигнатур и сигнатурного анализатора. 30

Формула изобретения ь

Устройство для встроенного тестового контроля, содержащее шифратор управляющих сигналов, первый триггер, элемент задержки, выполненный на счетчике, первый элемент И-НЕ, два коммутатора, первый мультиплексор, регистр, сумматор, два сумматора по 40 модулю два, причем вход пуска устройства соединен с входом сброса и инверсным D-входом первого триггера, выход которого соединен с инверсным входом сброса счетчика,„ с третьим 45 входом первого элемента И-НЕ, выход которого соединен с синхровходом регистра, информационные входы которого соединены с выходами первого сумматора, первая группа информацион- 50 ных входов которого соединена с индексной группой выходов первого коммутатора, разрешающий вход первого сумматора соединен с выходом первого мультиплексора, первый и второй информационные входы которого соединены прямЫм и инверсным выходами перво го и второго сумматоров по модулю два соответственно, первая группа выхоZ9 l0 дов и первый выход шифратора управляющих сигналов соединена с группой управляющих входов и управляющим входом первого и второго коммутаторов соответственно, синхровход устройства соединен с входом первого триггера, группа. прямых разрядных выходов регистра соединена с группой входов первого сумматора по модулю два, третий информационный вход первого мультиплексора подключен к шине нулевого потенциала устройства, первый вход задания режима работы которого соединен с первым инверсным входом шифратора управляющих сигналов, о т— л и ч а ю щ е е с я тем, что, с целью расширения области применения путем обеспечения возможности работы в анализаторных режимах и в режимах генератора инкрементируемых последовательностных состояний, а также обеспечения возможности работы с изменением разрядности и длительности псевдослучайной последовательности состояний, оно содержит второй, третий и четвертый триггеры, шифратор, группу элементов НЕ, третий коммутатор, блок сравнения, элемент НЕ, формирователь импульсов, второй, третий и четвертый элементы И-НЕ и второй мультиплексор, причем синхровход устройства соединен с инверсным входом первого элемента И-НЕ, с первым инверсным входом второго элемента

И-НЕ, выход первого элемента И-НЕ соединен с входами второго, третьего и четвертого триггеров, выход первого триггера соединен с прямыми входами второго и третьего элементов

И-НЕ и первым прямым входом шифратора управляющих сигналов, группа входов которого соединена с. группой входов задания режима работы устройства и через шифратор с группой инверсных информационных входов второго коммутатора, группа прямых информационных входов которого соединена с группой выходов элементов НЕ группы и с первой группой информационных входов первого коммутатора, вторая и третья группы информационных входов которого подключены к шинам нулевого и единичного потенциалов устройства соответственно, группа инверсных разрядных выходов регистра соединена.с четвертой группой информационных входов первого коммутатора и через группу информационных входов третьего коммутатора с инверс13240

А

А

0

А

1 О/1

0 О/1

0 ными выходами устройства, группа входов элементов НЕ является группой информационных входов параллельной подачи слова устройства, выход второго элемента И-НЕ соединен со счетным входом счетчика задержки, выход переполнения которого соединен с инверсным входом третьего элемента

И-НЕ и с вторым инверсным входом вто,рого элемента И-НЕ, выход третьего 10 элемента И-НЕ соединен с D-входом второго триггера, с первым входом четвертого элемента И-HE и является выходом признака начала работы устройства, выход четвертого элемента 15

И-НЕ соединен с вторым прямым входом шифратора управляющих сигналов, второй инверсный вход которого соединен с инверсным выходом формирователя импульсов и является выходом перено- 20 са устройства, информационный вход формирователя импульсов соединен с выходом переноса первого сумматора и с первым информационным входом второго мультиплексора, первый и второй 25 инверсные выходы которого являются выходами признаков результата и ошибки устройства соответственно, инверсный вход разрешения блока сравнения соединен с вторым входом задания ре-. 30 жима работы устройства, выход второго триггера соединен с вторым входом четвертого элемента И-НЕ, второй выход шифратора управляющих сигналов соединен с управляющим Входом третье- 3 го коммутатора, втбрая группа выходов шифратора. управляющих сигналов соеСостояние управляющих входов устройства

29 !2 динена с группой управляющих;входов первого мультиплексора, третий и четвертый выходы шифратора управЛяющих сигналов соединены с синхровходом формирователя импульсов и управляющим входом второго мультиплексора соответственно, пятый и шестой выходы шифратора управляющих сигналов соединены с D-входамй третьего и четвертого триггеров соответственно, седьмой выход шифратора управляющих сигналов соединен с инверсным входом сброса первого сумматора, "третий прямой вход шифратора управляющих сигна лов соединен с выходом "Равно" блока сравнения и с вторым информационным входом второго мультиплексора, третий и четвертый информационный входы которого соединены с выходами третьего и четвертого триггеров соответственно, первая группа входов блока сравнения соединена с инверсными входами второго коммутатора, вторая группа входов сравнения сое-. динена с группой прямых разрядных выходов регистра и с второй группой информационных входов первого сумматора, выход элемента НЕ соединен с входом первого сумматора по модулю два, с первым входом второго сумматора и с четвертым информационным входом первого мультиплексора, вход элемента HE является входом последовательной подачи информационного слова, а инверсный выход первого раз« ряда регистра соединен с вторым вхо, ром второго сумматора по модулю два.

Таблица 1

Режим функционирования

Не используется

Генератор псевдослучайных кодов

Генератор инкрементйруемых последовательных состояний

Генератор-декрементируемых последовательных состояний

Счетчик числа переходов

Счетчик числа переходов со сравнением полученного значения с эталонным

Сумматор со сравнением полученной суммы с контрольной

l3

1324029

Продолжение табл. l

Режим функционирования

Х9 Х10 Х11 Х12

О

Сигнатурный анализатор со сравнением полученной и контрольной сигнатур

Сигнатурный анализатор

П р и м е ч а н и е. AAA — разряды могут принимать любое значение от 000 до 111. 0/1 — нулевое значение соответствует младшему устройству, единица — старшему устройству.

Таблица 2

Значение выходов шифратора 14

КоличестЗначение управляющих кодов во состояний регистра 11

7 6

2 1 О

Х10 Х11 Х11

1 О О

1 О О

13„, О

О

О

1 0

671о

1 О 1

1311

О.1 О 1 О

1 О О

1 О 0 О

Р

Состояние управляющих входов устройства

1 1 0, О

О t 1 О

О 1 1 О

О О 1 О

О 1 1 О

О О 251 о

0 0 О 2531о

0 О О 254

О О О 255<о

1324029

Т абл ица 3

Значения управляющих входов

14 г ) ) 0 0 0 О

0 О 1 1

О 1 1 1

1 1 1 1

0

О

1 1

1 1

1 1

1 1

1 1

Таблица 4

f Состояния выходов второго блока 14 управления

7 6 5 4 3 2 1 0

Зн ачен ие входов

Х10 Х11 Х12

0

О

1 1

0 О О

О О О.

О

О

0 О

О 1

1 0

1 1

О О

0 1

0 О

0 0

0 О

О 0

О О

О О

О 1

0 О

О О

0 0

О О

О 1

1 1

1 1

1 1 1

1 О

1 0 О

О О О

О 0 0

О 0 О

1324029

Составитель А.Сиротская

Техред И.Попович Корректор В. Бутяга

Редактор A.Îãàð

Тираж б72 Подписное

ВЛИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 2966/52

Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4