Ттл-вентиль

Ттл-вентиль

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области импульсной техники, может быть использовано при построении выходных каскадов различных цифровых НС. Цель изобретения - повышение быстродействия - достигается путем снижения межкаскадных задержек распространения сигнала. Устройство содержит транзисторы 2, 4, 5, 8, 10, 13, резисторы 3, 6, 9, 14, 15. Для достижения поставленной цели в устройство введены транзисторы 17-26, резисторы 27-31, диод 32. 1 ил. СЛ С со ю //

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕС11УБЛИН (51)4 H 0 К 19 08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ госудАРственный комитет сссР

flO ДЕРАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3956275/24-21 (22) 20.09.85 (46) 15.07.87. Бюл. Ф 26 (7 1) Московский институт электронной техники (72) С.М.Балашов, В.Н.Дятченко, Н.А.Подопригора, В.Н.Савенков и Н.В.Соколов (53) 621.374(088.8) (56) Зарубежная электроника. М., 1984,, с. 72-85.

Патент США Ф 432 1490, кл. Н 03 К 19/08, 1982.

„.SU 1 24104 А1 (5 4) ТТЛ-ВЕНТИЛЬ (57) Изобретение относится к области импульсной техники, может быть использовано при построении выходных каскадов различных цифровых ИС. Цель изобретения — повышение быстродействия — достигается путем снижения межкаскадных задержек распространения сигнала. Устройство содержит транзисторы 2, 4, 5, 8, 10, 13, резисторы

3, 6, 9, 14, 15. Для достижения поставленной цели в устройство введены транзисторы 17-26, резисторы 27-31, диод 32. 1 ил.

1324104 г

Изобретение относится к импульсной технике. и может быть использовано при построении вь|ходных каскадов различных цифровых ИС.

Целью изобретения является повышение быстродействия путем снижения межкаскадных задержек распространения сигнала.

На чертеже представлена принципиальная электрическая схема ТТЛ-вен- 10 тиля.

ТТЛ-вентиль содержит первую входную шину 1, первый транзистор 2,эмиттер которого соединен с первым выводом первого резистора 3, база второго 15 транзистора 4 соединена коллектором третьего транзистора 5 и через второй резистор 6 с шиной 7 питания, эмиттер третьего транзистора 5 соединен с базой четвертого транзистора 8 и че- 20 рез третий резистор 9 с базой пятого транзистора 10 эмиттер которого соединен с общей шиной 11 и эмиттером четвертого транзистора 8, коллектор которого соединен с выходной шиной

12, эмиттером шестого транзистора 13 и первым выводом четвертого резистора 14, второй вывод которого соединен с базой шестого транзистора 13 и эмиттером второго транзистора 4, кол- 30 лекторы которых соединены через пятый резистор 15 с шиной 7 питания, вторую входную шину 16, седьмой— шестнадцатый транзисторы 17-26, шестой — десятый резисторы 27-31, диод 35

32, первая входная шина 1 соединена. с базой первого транзистора 2, вторая входная шина 16 соединена с базой седьмого транзистора 17, эмиттер которого через шестой резистор 2? соединен с коллектором восьмого транзистора 18, база которого через девятый резистор 30 соединена с базой девятого транзистора 19, коллектор которого соединен с базами восьмого .18 и десятого 20 транзисторов и с эмиттером одиннадцатого транзистора

21, база которого соединена с коллектором восьмого транзистора 18, эмиттер двенадцатого транзистора соединен с эмиттером третьего транзистора

5, база которого соединена с коллектором тринадцатого транзистора 23, коллектором десятого транзистора 20 и через последовательно соединенные десятый 31 и первый 3 резисторы с эмиттером первого транзистора 2 и с. коллектором двенадцатого транзистора 22, общая точка соединения первого

3 и десятого 31 резисторов соединена с базой тринадцатого транзистора

23, эмиттер которого соединен с коллектором третьего транзистора 5, эмиттер которого соединен с коллектором пятого транзистора 10, эмиттер седьмого транзистора 17 соединен с эмиттером и коллектором четырнадцатого транзистора 24, база которого через третий резистор 9 соединена с коллектором пятнадцатого транзистора

25 и базой четвертого транзистора 8, коллектор которого соединен с эмиттером пятнадцатого транзистора 25, база которого соединена с первыми выводами седьмого 28 и восьмого 29 резисторов, вторые выводы которых соединены соответственно с коллектором восьмого транзистора 18, анодом диода 32 и базой восьмого транзисто-: ра 18, катод диода 32 соединен с базой двенадцатого транзистора 22, база девятого транзистора 19 соединена с базой шестнадцатого транзистора

26, эмиттер и коллектор которого соединены с эмиттером первого транзистора 2, коллекторы первого 2, седьмого 1? и одиннадцатого 21 транзисторов соединены с шиной 7 питания, эмиттеры восьмого — десятого транзисторов 18-20 соединены с общей шиной 11.

Устройство работает следующим образом.

В состоянии "1" на шине 1 ("0" на шине 16) выходной 8 и фазорасщепи- тельный 5 транзисторы открыты,, но не входят в насыщение за счет фиксации: потенциалов их коллекторов транзисторами 25 и 23, Выходной 8 и фазорасщепительный

5 транзисторы находятся в режиме, близком к нормальному активному — с малыми токами базы, которые много меньше токов, задаваемых на их входы и протекающих через шунтирующие элементы из их базовой цепи в коллекторную, В первом элементе ускорения транзистор 21 открыт, находится в нормальном активном режиме и потребляет не:.:оторый,минимальный ток, много меньший тока эмиттера фазорасщепительного транзистора. Это достигается соответствующим выбором номинала резистора 23 и минимизацией площади транзистора 21, В аналогичном режиме работает и транзистор 27 третьего

3 132410 элемента ускорения. Во входном каскаде вход токового зеркала подключен к инверсному входу 20. В соответствии с уровнем "01 на данном входе в рассматриваемом состоянии в токовом зер- 5 кале ток имеет минимальное значение (больше нуля, поскольку токовое зеркало полностью не выключается), минимальная часть тока ответвляется в выходной транзистор 15 токового зер- 10 кала, большая часть тока поступает в базу фазорасщепительного транзистора 5.

В состоянии "0" на шине 1 ("1" на шине 16) фазорасщепительный 5 и вы- 15 ходной 8 транзисторы заперты. Высокий потенциал коллектора запертого фазорасщепительного транзистора 5 задает через выходной эмиттерный повторитель выходной уровень "1". 20

Выходной, ток токового зеркала увеличивает при этом логический перепад на базе фазорасщепительного тран.зистора 5 за счет падения напряжения на резисторе 31. 25

В динамическом режиме при переключении из состояния "1 в "0" на шине

1 (соответственно из "0" в "1" на шине 16) запираются фаэорасщепительный

5 и выходной 8 транзисторы. Для уско-30 рения их выключения при управлении по базе требуется увеличение токов, вытекающих из их баз. Для выключения фазорасщепительного транзистора 5 такой ток обеспечивается за счет включения токового зеркала входного каскада. Отрицательный фронт импульса, передаваемый через емкостный элемент на транзисторе 26 на базу транзистора 19, создает для него запирающий 40 импульс. Соответственно, импульсно увеличивается ток, втекающий в базу выходного транзистора 20 токового зеркала из эмиттера транзистора 21.

Положительный фронт, передаваемый 45 эмиттерным повторителем на транзисторе 17 через емкостной элемент 24 на базу транзистора 10, . формирует в нем импульс тока, вытекающего из базы выходного. транзистора 30 и втекающе- 50

ro в коллектор транзистора 19.

При переключении иэ состояния "0" в "1" на шине 1 (из "1" в "0" на шине

16) фазорасщепительный 5 и выходной

8 транзисторы включаются. Для ускоре- 55 ния их включения требуется увеличение тока, втекающего в их базы. Для фазорасщепительного транзистора 5

4 4 увеличение втекающего тока обеспечивается за счет выключения токового зеркала входного каскада. Для выходного транзистора 8 втекающий ток увеличивается за счет импульсного включения транзистора 22.. При положительном фронте запускающего импульса на коллекторе транзистора 22 ток через его емкость коллектор — база почти полностью втекает в его базу и усиливается им.

Таким образом, предлагаемое устройство имеет более высокое. быстродействие по сравнению с прототипом при одинаковой потребляемой мощности благодаря повышению эффективности цепочек ускорения за счет их более раннего запуска от входного каскада.

Использование в цепочках ускорения разисторов вместо фиксирующих диодов изменяет режим работы ускоряющих транзисторов — задает минимальный статический ток потребления и увеличивает быстродействие цепочки ускорения. Входной каскад на токовом зеркале, формирующий сигналы запуска цепочек ускорения, позволяет также реализовать опорные смещения для элементов ограничения насыщения. Это делает перспективным использование ТТЛ-вентиля в качестве выходного каскада, для которого главным требованием является эффективное переключение значительной внешней нагрузки.

Формула изобретения

ТТЛ-вентиль содержит первую входную шину, первый транзистор, эмиттер которого соединен с первым выводом первого резистора, база второго транзистора соединена с коллектором третьего транзистора и через второй резистор с шиной питания, эмиттер третьего транзистора соединен с базой четвертого транзистора и через третий резистор с базой пятого транзистора, эмиттер которого соединен с общей шиной и эмиттером четвертого транзистора, коллектор которого соединен с выходной шиной, эмиттером шестого транзистора и первым выводом четвертого резистора, второй вывод которого соединен с базой шестого транзистора и эмиттером второго транзистора, коллекторы которых соединены через резистор с шиной питания, отличающийся тем, 1324104

Составитель А.Кабанов

Техред Л.0лийнык Корректор М.Демчик

Редактор Л.Веселовская

Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 2972/56

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 что, с целью повышения быстродействия, в него введены вторая входная шина, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый, пятнадцатМй и шестнадцатый транзисторы, шестой, седьмой, восьмой, девятый и десятый резисторы, диод, первая входная шина соединена с базой первого транзистора, вторая входная шина 10 соединена с базой седьмого транзистора, эмиттер которого через шестой резистор соединен с коллектором восьмого транзистора, база которого через девятый резистор соединена с ба 15 зой девятого транзистора, коллектор которого соединен с базами восьмого и десятого транзисторов и с эмиттером одиннадцатого транзистора, база которого соединена с коллектором 2О восьмого транзистора, эмиттер двенадцатого транзистора соединен с эмиттером третьего транзистора, база которого соединена с коллектором тринадцатого транзистора, коллектором 5 десятого транзистора н через после,довательно соединенные десятый и первый резисторы с эмиттером первого транзистора и с коллектором двенадцатого транзистора, общая точка соеди- 30 нения первого и десятого резисторов соединена с базой тринадцатого тран" зистора, эмиттер которого соединен с коллектором третьего транзистора, эмиттер которого соединен с коллек« тором пятого транзистора, эмиттер седьмого транзистора соединен с эмиттером и коллектором четырнадцатого транзистора, база которого через третий резистор соединена с коллекто" ром пятнадцатого транзистора и базой четвертого транзистора, коллектор которого соединен с эмиттером пятнадцатого транзистора, база которого соединена с первыми выводами седьмого и восьмого резисторов, вторые выводы которых соединены соответственно с коллектором восьмого транзистора, анодом диода и базой восьмого транзистора, катод диода соединен с базой двенадцатого транзистора, база девятого транзистора соединена с базой шестнадцатого транзистора, эмиттер и коллектор которого соединены с эмиттером первого транзистора, кол-. лекторы первого, седьмого и одиннадцатого транзисторов соединены с шиной питания, змиттеры восьмого, девятогб и десятого транзисторов соединены с общей шиной.