Устройство обмена данными

Устройство обмена данными

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может ис/J пользойано для построения высокопроизводительных процессоров или систем с магистральной организацией. Цель изобретения - повьшение быстродействия , Устройство содержит блок 1 дешифрации номера регистра, блок 2 регистров , блок 3 вывода информации. В процессе обмена центральный процессор 10 заносит данные для вспомогательного процессора 11 в блок 2 регистров , оттуда они считываются вспомогательным процессором 11 через блок 3 вывода информации. 1 з.п. ф-Л1 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИК

А1. (5р 4 G 06 F 15/16

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТКРЫТИЙ

С ., . с . i

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4037899/24-24 (22) 18.03.86 (46) 23.07.87. Бюл. В 27 (72) E.ß.Âàâðóê, Р.С.Лабяк и Л.Б.Заячкивская (53) 681.325 (088.8) (56) Патент Великобритании 9 1565790, кл. G 06 F 15/ 16, 1978.

Балашов Е.П. и др. Микро-и миниЭВМ. — Л.: Энергоатомиздат, 1984, стр.108-111. (54) УСТРОЙСТВО ОБМЕНА ДАННЫМИ (57) Изобретение относится к вычислительной технике и может быть использовано для построения высокопро- изводительных процессоров или систем с магистральной организацией. Цель изобретения — повышение быстродействия. Устройство содержит блок 1 дешифрации номера регистра, блок 2 регистров, блок 3 вывода информации.

В процессе обмена центральный процессор 10 заносит данные для вспомогательного процессора 11 в блок 2 реГистров, оттуда они считываются вспомогательным процессором 11 через блок 3 вывода информации. 1 з.п. ф-лы, 2 ил.

1325497

Изобретение относится к вычислительной технике и может быть использовано для построений высокопроизводительных процессоров или систем с магистральной организацией, Цель изобретения — повьппение быстродействия.

На фиг. 1 приведена функциональная схема устройства; на фиг.2 — блок- 10 схема алгоритма обмена.

Устройство содержит блок 1 дешифрации номера регистра, блок 2 регистров и блок 3 вывода информации.

Блок 1 содержит и постоянных запоми- 15 нающих узлов 4, ...4„, шифратор 5, регистр. 6 и дешифратор 1, блок 2 регистров — к регистров 8 ...8, блок 3коммутатор 9.

Устройство работает следующим образом.

Центральный процессор 10 осуществляет сигментацию памяти, вычисляет адреса операндов, а вспомогательный процессор 11 выполняет сложные математические операции. Когда центральный процессор 10 встречает команду, ориентирующую операцию для вспомогательного процессора 11,. он определяет операнды, необходимые вспомогательному процессору 1I, и осуществля. ет их загрузку в регистры 8 ...8 „ блока 2. !

Загрузка данных в блок 2 происходит следующим образом. Центральный процессор 10 выставляет на шину 12 адреса адрес одного из регистров 8 блока 2, одновременно вырабатывается сигнал стробирования адреса по шине 4р

13 управления, и по этому сигналу двоичный код номера регистра, получен. ный на выходе шифратора 5, заносится в регистр б. На выходе дешифратора

1 появляется сигнал выборки регистра блока 2. Одновременно на шину 14 данных выставляются данные. При появлении сигнала стробирования данных на шине 13 данные заносятся в,выбранный сигнал. Аналогичным образом происходит занесение последующих операндов в регистры блока 2. Регистры 8,...8„ блока 2 могут использоваться для передачи вспомогательному процессору 1 I служебной информации, такой как номер подпрограммы-функции, адрес, с которого необходимо начать выполнение подпрограммы, адрес результата операции и т.д.

После подготовки данных центральный процессор 10 передает управление вспомогательному процессору 11. Получив управление, вспомогательный процессор 11 начинает выполнять заданную подпрограмму и считывает данные с регистров 8 ...8„блока 2.

Считывание данных осуществляется следующим образом. На адресных входах коммутатора 9 устанавливается информация, служащая управляющими сигналами для него. Коммутатор 9 открывается по необходимым входам, и данные с соответствующего регистра 8 поступают на его выход и далее на входы вспомогательного процессора 11.

После окончания выполнения подпрограммы вспомогательный процессор 11 выдает сообщение центральному процессору 10 об .окончании работы.

Формула изобретения

1. Устройство обмена данными, содержащее блок регистров, блок вывода информации, выход блока регистров соединен с информационным входом блока вывода информации, выход которого является выходом устройства, вход стробирования данных блока регистров является входом стробирования данных устройства, информационный вход блока регистров является информационным входом устройства, о т л и ч а ю щ ее с я тем, что, с целью повьппения быстродействия, в него введен блок дешифрации номера регистра, причем выход блока дешифрации номера регистра соединен с входом выборки блока регистров, вход блока дешифрации номера регистров является первым адресным входом устройства, вход стробирования блока дешифрации номера регистра является входом стробирования адреса устройсгва, адресный вход блока выхода информации является вторым адресным входом устройства.

2. Устройство по и. l, о т л и ч аю щ е е с я тем, что блок дешифрации номера регистра содержит п постоянных запоминающих узлов, шифратор, регистр и дешифратор, причем выходы с первого по и-й постоянных запоминающих узлов соединены с входами шифратора, выход которого соединен с информационным входом регистра, выход которого соединен с информационным

1325497

Фиг.2

Составитель В. Бородин

Редакто В.Петраш Техред Л.Сердюкова Корректор М,Поко

Заказ 3111/45 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 входом дешифратора, адресные входы постоянных запоминающих узлов соединены с входом блока, вход стробирования регистра соединен с входом стробирования блока, выход дешифратора соединен с выходом блока.