Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вьгаислительной технике, в частности к запоминающим устройствам, и может быть использовано в аналого-цифровых преобразователях . Цель изобретения - повышение быстродействия - достигает ся введением второго и третьего накопительных элементов на конденсаторах 9 и 10 для создания формирующего режима в усилителях 11 и 12 н ключей на транзисторах 13, 14, их связей с известными элементами устройства и схемное выполнение коммутатора 2. В устройстве обеспечивается отрицательная обратная связь с выхода повторителя 7 через резистор 4 на первый вход дифференциального усилителя 1 и через конденсаторы 11 и 12, которые развязаны от входов коммутатора 2 транзисторами 13 и 14. Все это позволило в несколько раз повысить быстродействие устройства с сохранением точности как в режиме хранения, так и в режиме выборки. L з«п. ф-лы. 1 ил. i (Л С 00 to СП сд Од Од 22

СОЮЗ СОВЕТСКИХ .

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (д11,1 С 11 С 27/00 ф;,, ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ у 1 HJI ° ивре (21) 4034458/24-24 (22) 10.03.86 (46) 23. 07. 87. Вюл. Р 27 (72) А.Д.Хильченко 10.В.Тимкин и Л.И.Равер (53) 681.327.66(088.8) (56) Авторское свидетельство СССР

У 903988, кл. G 11 С 27/00, 1980 °

Авторское свидетельство СССР

11- 754481, кл. G 11 С 27/00, 1977. (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычис:лительной технике, в частности к запоминающим устройствам, и может быть использовано в аналого-цифровых преобразователях. Цель изобретения— повьппение быстродействия — достигает„„SU„1325 6 А1 ся введением второго и третьего накопительных элементов на конденсаторах

9 и 10 для создания формирующего режима в усилителях 11 и 12 и ключей на транзисторах 13, 14, их связей с известными элементами устройства и схемное выполнение коммутатора 2. В устройстве оЭеспечивается отрицательная обратная связь с выхода повторителя 7 через резистор 4 на первый вход дифференциального усилителя 1 и через конденсаторы ll и 12, которые развязаны от входов коммутатора 2 транзисторами 13 и 14. Все это позволило в несколько раз повысить быстродействие устройства с сохранением точности как в режиме хранения так

66 несколько раз повысить быстродействие аналогового запоминающего устройства при сохранении точностных характеристик как в режиме выборки, так и в режиме хранения.

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в аналого-цифровых пре5 образователях, Целью изобретения является повышение быстродействия устройства, На чертеже приведена функциональ-ная схема предлагаемого устройства.

Устройство содержит дифференциальный усилитель 1, коммутатор 2, пассивные элементы на резисторах 3-6, повторитель 7 напряжения, накопительные

Элементы на конденсаторах 8-10, буфер-15 ные усилители на транзисторах ll u

12, ключи на транзисторах 13 и 14, 1пину 15 нулевого потенциала, информационный 16 и управляющий 17 входы, выход 18, выводы 19-22 положительно- 20 го и отрицательного напряжений. Коммутатор 2 содержит диоды 23 и 24, и-р-и-транзисторы 25 и 26, р-п-ртранзисторы 27 и 28, резистор 29 и выводы 30 и 31 положительного и от- . 25 рицательного напряжений.

Аналоговое запоминающее устройство работает следующим образом.

В исходном состоянии на входе 17 присутствует положительный уровень, 30 при котором транзисторы 25 и 27 открыты, при этом через транзистор 25 протекают ток транзистора 13 и ток диода 23, а "транзистор 28 закрыт. Че- . рез транзистор 27 протекают ток тран- З5 зистора 14 и ток диода 24, при этом транзистор 26 закрыт, напряжение на выходе 18 соответствует входному напряжению на входе 16, но обратной полярности, присутствовавшему в момент,0 окончания предыдущего импульса на входе 17. В цепи эмиттеров транзисторов 11 и 12 включены конденсаторы 9 и 10 ° которые создают форсирующий режим для них 45

В момент появления на входе 17 управляющего импульса нулевого уровня транзисторы 25 и 27 закрываются, а транзисторы 26 и 28 открываются. В устройстве обеспечивается отрицатель- 50 ная обратная связь, при этом для низкочастотных составляющих транзисторы

11 и 12 включены по схеме с общим эмиттером, а по высокочастотной составляющей — по схеме общей базой.

Такой режим работы указанных транзис" торов обеспечивает высокое быстродействие (каскодная схема: общая баsa — общий эмиттер) по сигналу рассогласования, который возникает на инвертирующем входе усилителя 1 изза недостаточного быстродействия этого усилителя. Коэффициент передачи устройства равен отношению величин резисторов 3 и 4. Следует отметить, что транзисторы 26 и 28 коммутатора

2 работают в режиме с общей базой и практически не влияют на быстродействие устройства, Таким образом, любое несоответствие напряжения на выходе

18 напряжению на входе 16 (с учетом указанного коэффициента передачи) приводит в первый момент к появлению сигнала на инвертирующем входе усилителя l, который передается через каскады на транзисторах 11, 13 и 28 и 12, 14 и 26 на конденсатор 8, т.е. на вход повторителя 7, а в следующий момент точность установки выходного напряжения на выходе 18 определяется качественными характеристиками усилителя 1.

Использование конденсаторов 9 и

10 в цепи между входом усилителя 1 и входом каскадной схемы позволяет в

Формула изобретения

1. Аналоговое запоминающее -устройство, содержащее повторитель напряжения, выход которого является выходом устройства, первый накопительный элемент на первом конденсаторе, первая обкладка которого соединена с шиной нулевого потенциала устройства, вторая обкладка первого конденсатора соединена с входом повторителя напряжения, коммутатор, управляющий вход которого является входом .режима выборки-хранения устройства, первый и второй буферные усилители соответственно на первом и-р-и-транзисторе и на первом р-и-р-транзисторе, дифференциальный усилитель, первый ограничительный элемент, элемент обратной связи, второй и третий ограничительные элементы на первом, втором, третьем и четвертом резисторах, причем первые выводы третьего и четвертого резисторов соединены с первыми выводами отрицательного и положительного источников напряжения устройства со1325566 ветственно, эмиттер второго р-п-р- и эмиттер второго п-р-п-транзисторов соединены с вторыми выводами положительного и отрицательного источников напряжения устройства соответственно.

Составитель А. Воронин

Техред А.Кравчук Корректор Г.Решетник

Редактор Н.Лазаренко

Заказ 3116/49

Тираж 589 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-.полиграфическое предприятие ° г, Ужгород, ул. Проектная, 4 ответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены второй и третий накопительные элементы на втором и третьем конденсаторах, первый ключ на втором р-и-р-транзисторе и второй ключ на втором и-р-и-транзисторе, база которого соединена с коллектором первого р-п-р-транзистора, базы первого и-р-и- и первого р-и-ртранзисторов соединены с выходом дифференциального усилителя, инвертирующий вход которого соединен с первыми выводами первого и второго резисторов и первыми обкладками второго и третьего конденсаторов, неинвертирующий вход дифференциального усилителя соединен с шиной нулевого потенциала устройства, второй вывод первого резистора является информационным входом устройства, второй вывод второго резистора соединен с выходом повторителя напряжения, вход которого соединен с--выходом коммутатора, база второго р-п-р-транзистора соединена с коллектором первого п-р-п-транзистора, эмиттер которого соединен с второй обкладкой второго конденсатора и вторым выводом третьего резистора, эмиттер первого р-и-р-транзистора соединен с второй обкладкой третьего конденсатора и вторым выводом четвертого резистора, коллекторы второго р-п-р- и второго и-р-и-транзисторов соединены с информационными входами коммутатора соот2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что в коммутатор введены два п-р-п-транзистора, два р-п-р-транзистора, первый и второй диоды и пятый резистор, выводы которого соединены с эмиттерами третьего п-р-и- н третьего р-и-р-транзисторов, база третьего п-р-п-транзистора является управляющим входом коммутатора, база третьего р-и-ртранзистора соединена с шиной нулевого потенциала устройства, коллектор третьего и-р-и-транзистора является первым информационным входом коммутатора, соединен с эмиттером четвертого р-и-р-транзистора и катодом первого у5 диода, анод которого еоединен с базой четвертого р-и-р-транзистора и третьим выводом положительного напряжения, коллектор третьего р-и-р-транзистора является вторым информацион30 ным входом коммутатора, соединен с эмиттером четвертого и-р-п-транзистора и анодом второго диода, катод которого соединен с базой четвертого п-р-йтранзистора и третьим выводом отрицательного напряжения, коллекторы

35 четвертого и-р-и- и р-и-р-транзисторов являются выходом коммутатора.