Цифроаналоговый преобразователь

Цифроаналоговый преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования цифровых величин в аналоговые. Цель изобретения - повышение быстродействия . Цифроаналоговый преобразователь содержит входные шины 1, регистр 2, первый блок 3 постоянной памяти, Цифроаналоговый преобразователь 4 на основе избыточного измерительного кода , выходную шину 5, второй и третий блоки 6,, 7 постоянной памяти, блок 8 суммирования, элемент 9 ИЛИ, шину 10 записи. Введение блоков 6, 7, 8, элемента ИЛИ 9 и изменение связей обеспечивают повышение быстродействия за счет вьтолнения преобразования за один такт времени. 1 ил. с (Л со 1C ел о 4

СОЮЗ СОВЕТСНИХ

СОЦИМИСТИЧЕСНИХ

РЕСОУБЛИН

„„SU„„1325704 А 1 (бц 4 Н 03 M 1/66

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Яг.", » Ф ;

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3990247/24-24 (22) 16. 12.85 (46) 23.07.87. Бюл, и 27 (72) А.Д.Азаров, В.И.Моисеев, В.Я.Стейскал, Т.Н.Васильева и В.В.Сташенко (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ф 1027811, кл. H 03 М 1/66, 1983.

Авторское свидетельство СССР и 1257847, кл. Н 03 М 1/66, 1986. (54) ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования цифровых величин в аналоговые. Цель изобретения — повьппение быстродействия. Цифроаналоговый преобразователь содержит входные шины 1, регистр 2, первый блок 3 постоянной памяти, цифроаналоговый преобразователь 4 на основе избыточного измерительного кода, выходную шину 5, второй и третий блоки 6, 7 постоянной памяти, блок 8 суммирования, элемент 9 ИЛИ, шину 10 записи. Введение блоков 6, 7, 8, элемента ИЛИ 9 и изменение связей обес1 Ж печивают повышение быстродействия за счет выполнения преобразования sa один такт времени. 1 ил.

С::

1325704

50

Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования цифровых величин в аналоговые.

Цель изобретения — повышение быстродействия.

На чертеже приведена функциональная схема цифроаналогового преобразоватепя. 10

Цифроаналоговый преобразователь содержит входные шины 1, регистр 2, первый блок 3 постоянной памяти, цифроаналоговый преобразователь 4 на основе избыточного измерительного ко- 15 да, выходную шину 5, второй и третий блоки 6 и 7 постоянной памяти, блок 8 суммирования, элемент ИЛИ 9, шину 10 записи.

Цифроаналоговый преобразователь 20 работает следующим образом.

На информационные входы регистра 1 поступает и-разрядный двоичный код.

Выходы регистра 1 разбиваются на группу старших m и младших (n-m) раз- 25 рядов. Входы п»-разрядного цифроаналогового преобразователя 4 на основе избыточного измерительного кода разбиваются на группу старших m и младших (и"-тп») разрядов. При выборе 30 параметров ш, и », тп» необходимо учитывать, что для представления заданного числа N в избыточном двоичном позиционном коде требуется и разрядов, причем

35 а в коде с произвольным основанием А для представления этого же числа N 40 потребуется и разрядов, где и» равно, Для о = 1,618 n" = 1,44 и.

Двоичная разрядная сетка разбивается на две примерно равные части, т.е. m = и/2. Разрядттая сетка избыточного измерительного кода разбивается н зависимости от разбиения разрядной сетки входного кода таким образом, чтобы

1п2 и» -т»= (и -m) ——

1пс( т.е. диапазоны представления чисел младшими (и-тп) разрядами двоичного кода и (и»- rz») разрядами избыточного измерительного кода должны быть равными. Старшие с п-го по (n-m+1) é разряды входного кода К „ с помощью первого блока 3 постоянной памяти преобразуются в старшие с и -го по (nР -тп» +1) -й разряды рабочего кода К

p

Старшие с и-ro по (n-тп+1)-й разряды кода К „с помощью второго блока

6 постоянной памяти преобразуются в двоичный код раэнбсти весов единичных разрядов старших групп входного K „ и рабочего К.ц кодов. Код с выхода блока 6 с помощью блока 8 суммирования суммируется с группой младших (n-m) разрядон кода К „ и поступает. на вход блока 7, с помощью которого формируются младшие (и"- ш ) разряды кода К, (n»-m +1) -й разряд кода

Крдб определяется при помощи элемента

ИЛИ 9 в результате логического сложения младшего разряда блока 2 и старшего разряда блока 7. Код с выходов блокон 3, 7 и 9 поступает на вход цифроаналогоный преобразователь 4, н результате чего на выходной шине 5 устройства появляется аналоговая величина, соответствующая двоичному коду К » °

Повышение быстродействия достигается эа счет параллельного принципа при преобразовании п-разрядного нходного двоичного кода К „ в п»-раэ-, рядньтй рабочий код К

Формула изобретения

Цифроаналоговый преобразователь, содержащий регистр,, пеРвый блок постоянной памяти и цифроаналоговый преобразователь на основе избыточного измерительного кода, выход которого является выхоцной шиной, о т л и ч аю шийся тем, что, с целью повы-. шения быстродействия, введены второй и третий блоки постоянной памяти, элемент ИЛИ, блок суммирования, первые входы которого подключены к соответстнующим выходам младших разрядов регистра, вторые входы подключены к соответствующим нь1ходам второго блока постоянной памяти, выходы подключены к соответствующим адресным входам третьего блока постоянной памяти, выходы младших разрядов которого подключены к соответствующим входам группы младших разрядов цифроаналогового преобразователя на основе изСоставитель В.Першиков

Техред И.Попович Корректор М.Пожо

Редактор Е.Папп

Заказ 3125/56 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 з 1325704

4 быточного измерительного кода, стар- к соответствующим выходам старших ший разряд подключен к первому входу разрядов первого блока постоянной элемента ИЛИ, второй вход которого памяти, адресные входы которого объеподключен к выходу младшего разряда динены с соответствующими адресными первого блока постоянной памяти, вы- входами второго блока постоянной паход подключен к входу младшего раз- мяти и подключены к соответствующим ряда в группе старших разрядов циф- выходам старших разрядов регистра, роаналогового преобразователя на ос- информационные входы которого являнове избыточного измерительного ко10 ются входными шинами преобразуемого да, входы старших разрядов в группе кода, управляющий вход является шиной старших разрядов которого. подключены записи.