Устройство для индикации цифровой информации

Устройство для индикации цифровой информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и позволяет повысить надежность за счет повьшения эффективности защиты элементов инди; ... . iX кации при различных типах отказов ненадежных блоков устройства: генератора 1 тактовых импульсов, блока 2 опроса и блока 3 ключей. Подключение интегратора 13 к выходу старшего разряда блока 3 ключей дает возможность контролировать различные ситуации. при отказах с большей степенью полноты . При нормальном режиме работы интегратор 13 периодически заряжается через диод 14 и нагрузочный резистор транзисторного ключа 16, а разряжается через электронный ключ 16, открываемый дифференцирующим элементом 15, в результате чего напряжение на интеграторе 13 не превьщ1ает уровня a (Л САЭ to vl О 00 00 f t r f f f f 7 /T Т 1- Т ff J фив

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

yg 4 С 06 F 3/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4029190/24-24 (22) 26 .02,86 (46) 30,07.87. Бюл. 9 28 (72) A.П.Блинов, Ю,Л.Эмке, Г,П.Новиков и С.И,Коденцев (53) 681. 327 (088, 8) (56) Авторское свидетельство СССР

9. 1196842, кл. G 06 F 3/14, 1983, Авторское свидетельство СССР

11 928399, кл. G 09 G 3/00, 1980, (54) УСТРОИСТВО ДЛЯ ИНДИКАЦИИ ЦИФРОВОИ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и позволяет повысить надежность эа счет повышения эффективности защиты элементов инди—

„„SU„„ l 327088 А1 кации при различных типах отказов ненадежных блоков устройства: генератора 1 тактовых импульсов, блока 2 опроса и блока 3 ключей, Подключение интегратора 13 к выходу старшего разряда блока 3 ключей дает возможность контролировать различные ситуации . при отказах с большей степенью полноты. При нормальном режиме работы интегратор 13 периодически заряжается через диод 14 и нагрузочный резистор транзисторного ключа 16, а разряжается через электронный ключ 16, открываемый дифференцирующим элементом, 15, в результате чего напряжение на интеграторе 13 не превышает уровня

1327088 м

1, являющегося порогом срабатывания порогового элемента 17, и защита не срабатывает. При различного рода отказах не происходит открывания транзисторного ключа 16, в результа-те чего суммарный заряд на накопительном элементе превысит уровень "1", что вызовет срабатывание порогового элемента 17 и последующее изменение состояния элемента И 11 и триггера

12, на выходе которого сформируется сигнал работы дешифратора 7. 4 ил.

Изобретение относится к автоматике и вычислительной технике и предназначено для вывода информации на цифровые индикаторы, работающие в режиме мультиплексирования, 5

Цель изобретения — повышение надежно ст и .

На фиг,l изображена функциональная схема устройства для индикации цифровой информации; на фиг,2-4— временные диаграммы, поясняющие работу устройства в нормальном режиме работы и при различного типа отказах, Устройство содержит генератор 1 тактовых импульсов, блок 2 опроса, блок 3 ключей и блок 4 индикации, информационный вход 5, коммутатор 6, дешифратор 7, элементы 8 и 9 ИЛИ, элемент 10 И-НЕ, элемент 11 И, триггер 12, интегратор 13, диод 14, формирователь 15 импульсов, выполненный на дифференцирующей цепочке, транзнсторный ключ 16 и пороговый элемент

17. Блок 2 опроса состоит из после- 2б довательно соединенных счетчика 18 и дешифратора 19, Генератор 1 тактовых импульсов предназначен для формирования импульсов с периодом следования Т = 1 мс и выполнен на микросхеме К100СВИ1, Блок 2 опроса служит для формирования импульсов управления блоком 3 ключей и коммутатором 6 разрядов, при этом счетчик 18, входящий в состав

35 блока 2 опроса, предназначен для подсчета тактовых импульсов, поступающих с выхода генератора 1 на счетный вход счетчика 18, а дешифратор

19 — для включения элементов блока

3 ключей, соответствующих разрядам входного кода, устанавливаемого на входе 5 и информационных входах коммутатора 6 и подключаемого через дешифратор ? к блоку 4 индикации в соответствии с сигналами управления, по ступ ающими на дешифратор 7 с блока

2 опроса.

Блок 3 ключей предназначен для коммутации питающего напряжения от источника питания (не показан) на индикаторные элементы блока 4, Блок 4 индикации служит для отображения цифровой информации, поступающей с шины 5 входного кода через коммутатор 6 разрядов и дешифратор

7 по сигналам управления, поступающим с блока 2 опроса на коммутатор

6 разрядов. Блок 4 индикации может быть выполнен на цифровом семисегментном индикаторе типа АЛС318А, Коммутатор 6 разрядов служит для пропускания входных сигналов в виде двоичного кода с входа 5 на дешифратор ? по сигналам управления с блока

2 опроса, Для построения 4-разрядного коммутатора 6 разрядов использованы 4 микросхемы типа К155КП1, Дешифратор 7 предназначен для преобразования двоичного кода, поступающего через коммутатор 6 разрядов с шины 5 входного кода, в код включения индикаторов блока 4, Дешифратор 7 выполнен на микросхемах серии

155.

Элементы 8 и 9 ИЛИ, 10 И-НЕ, ll И, триггер 12, интегратор 13, вентиль

14, формирователь 15 импульсов, транзисторный ключ 16 и пороговый элемент 17 в совокупности образуют схе-у му защигы цифровых индикаторов блока

4, предназначенную для анализа состояния сигналов на выходах разрядов блока 3 ключей при отказах генератора 1 тактовых импульсов блока 2 опроса и блока 3 ключей, а также для формирования сигнала запрета работы дешифратора 7. При этом элементы 8 и 9 ИЛИ служат для поочередного про—

1327088 пускания анализируемых импульсов включения с нечетных и четных выходов блока 3 ключей на входы элемента

10 И-HE который, в свою очередь, с предназначен для фиромирования сигнала неисправности при одновременном появлении сигналов на обоих входах элемента 10 И-НЕ. Элемент 11 И служит для пропускания сигналов неисправности на вход сброса триггера

12, служащего для формирования сигнала запрета работы дешифратора 7. Вход установки триггера 12 соединен с источником питания через интегрирующую цепь, предназначенную для установки триггера 12 в начальное (исходное) состояние.

Интегратор 13 предназначен для формирования (в случае неисправности 20 генератора 1 тактовых импульсов или блока 2 опроса) напряжения, равного порогу срабатывания элемента 17, который служит для формирования сигнала неисправности, передаваемого через 25 элемент 11 И на триггер 12 для формирования сигнала запрета работы дешифратора 7, Параметры интегратора выбраны так, чтобы при нормальной работе устройства суммарный заряд на 30 конденсаторе интегратора 13 не превысил уровня 1"", являющегося порогом срабатывания элемента 17, а при отка вЂ, зах — превысил указаннаый уровень.

Исходя из указанных соображений ем— кость конденсатора в рассматриваемом примере равна 1 мкФ, сопротивление резистора в интегрирующей цепи интегратора 13 равно 2,7 кОм, а сопротивление нагрузочного резистора транзис- 4О торного ключа 16 равно 43 кОм.

Диод 14 служит для образования цепи заряда интегратора 13, а транзисторный ключ 16 — для образования как цепи дополнительного заряда через 45 нагрузочный резистор, так и цепи разряда через коллекторно-эмиттерный переход транзистора (посредством формирователя 15 импульсов, служащего для периодического открывания транзисторного ключа 16. в нормальном режиме работы устройства).

В качестве диода 14 использован диод КД552, транзисторный ключ 16 выполнен на транзисторе КТ315Б, а пороговый элемент 17 — на микросхеме

КР100ЬВИ1.

Устройство работает следующим образом, При включении источника питания осуществляется запуск генератора тактовых импульсов, который вырабатывает импульсы с периодом следования

Т = 1 мс (фиг.2а), а также установка триггера 12 в начальное состояние путем подачи на вход установки от источника питания кратковременного импульса (фиг, 2б). При этом на выходе триггера 12 устанавливается уровень

"1" (фиг, 2в). Тактовые импульсы с генератора 1 поступают на счетчик 18, на выходах разрядов которого формируются импульсы, поступающие на дешифратор 19 и на управляющие входы коммутатора 6, через который входная информация, поступающая в двоичном коде на вход 5, поступает на дешифратор 7, осуществляющий преобразование двоичного кода в код включения индикаторов блока 4. На индикаторах блока 4 высвечивается требуемая информация. Одновременно импульсы включения с нечетных выходов блока 3 ключей поступают через элемент 8 ИЛИ на первый вход элемента 10 И-НЕ, на другой вход которого через элемент 9

ИЛИ приходят импульсы с четных выходов блока 3 включения, При нормальной работе устройства на входах элемента 10 И-НЕ присутствуют противофаэные импульсы последовательности и на выходе элемента

10 И-HE установлена "1", поступающая на вход элемента 11 И. Импульсы включения с выхода старшего (8-го) разряда блока 3 ключей, имеющие скважность, равную количеству разрядов блока 4 индикации, поступают на вход формирователя. 15 (фиг. 2r), на выходе которого формируются укороченные импульсы, поступающие на базу транзистора ключа 16. Положительные фронты этих импульсов периодически открывают транзисторный ключ 16 (фиг. 2д), через которые в момент времени С„ разряжается интегратор 13 (фиг, 2e). Во время действия импульсов включения .старшего разряда блока 3 ключей (с момента выключения транзисторного ключа 16 до окончания импульса включения, соответствующего временному интервалу г.„ — с ) происходит заряд конденсатора интегратора 13 через диод 14 и нагрузочный резистор транзисторного ключа 16, Во время отсутствия импульса включения конденсатор интегратора 13 продолжает заря)3270 жаться от источника питания только через нагрузочный резистор транзисторного ключа 1б (фиг, 2 в, временHoH HHTepBsJI 2 t3) При.3TQM сум" марный заряд интегратора 13 не превышает уровня "1" — порога срабатывания порогового элемента 17, показанного на фиг. 2е пунктирной линией. Таким образом, при нормальной работе устройства периодически осуществляется заряд и разряд интегратора 13, при которых состояние порогового элемента )7 не меняется, При отказах блока 3 ключей, напри- 15 мер, выходе из строя первого ключа, на первый вход элемента 8 ИЛИ поступает уровень "1", который передается на вход элемента 10 И-НЕ, При появлении на втором выхоце блока 3 ключей и, следовательно, на втором входе элемента 10 И-НЕ (через элемент

9 ИЛИ) также "1" на выходе элемента

10 И-НЕ устанавливается "0", который изменяет состояние элемента 11 И и„

25 следовательно, триггера 12, выходной сигнал которого является сигналом запрета работы дешифратора 7, отключаю— импуль са, длительно сть которо го превышает заданную; "зависания" уровня

"0", когда на любом другом выходе блока 3 ключей может "зависнуть" уровень "1"; наличие импульсов с периодом следования больше заданного, В первых двух случаях, т, е. при зависании" на выходе старшего разряда блока 3 ключей уровня "1" или при наличии импульса, длительность

45 которого превышает заданную (фиг. За), интегратор 3 заряжается через диод

14 (фиг, Зб) до уровня "1" — порога срабатывания элемента 17р в результате чего на другом входе элемента

И 11 появляется уровень "0", который проходит на вход триггера. 12 и изменяет его состояние (фиг. Зв, момент времени t1). На выходе триггера 1? устанавливается уровень "0", являющийся сигналом запрета работы дешифратор а 7 °

В двух последних случаях, т. е, при зависании на выходе старшего разряда щего индикаторы блока 4.

При отказах генератора 1 тактовых импульсов или элементов блока 2 опроса на выходе .старшего разряда блока

3 ключей возможны следующие ситуации: зависание на выходе старшего разряда блока 3 ключей уровня "1", наличие 35

88 6 блока 3 уровня "0" или при наличии импульсов, период слепования которых превышает заданный (фиг, 4а), заряд интегратора 13 во время паузы между импульсами продолжается через нагрузочный резистор транзисторного ключа

16 до уровня "1" (фиг, 4б), что также приводит к изменению состояния триггера 12 (фиг ° 4в, момент времени t ) и последующему выключению де1 шифратора 7, Таким образом, обеспечивается защита цифровых индикаторов от протекания тока, превышающего допустимый, при различного рода отказ ах r ен ер атор а т ак то вых имп уль со в, блока опроса и блока ключей, Использование предлагаемого устройства для индикации цифровой информации позволяет повысить эффективность защиты индикаторов за счет того, что устройство реагирует не толь.— ко на отказы генератора тактовых импульсов и блока ключей, но и на отказы блока опроса„а также Учитывает более широкий круг неисправностей перечисленных блоков, Ф о р м у л а и з о б р е т е н и я

Устройство для индикации цифровой информации, содержащее генератор так— товых импульсов, счетчик, два дешифратора, блок ключей, блок индикации р два элемента. ИЛИ, элемент И-НЕ, элемент И, триггер, интегратор и коммут атор, информационный вход Ko Top QI является одноименным входом устройства, выход генератора тактовых импульсов подключен к счетному входу счетчика, выход которого покдлючен к информационному входу первого дешифратора и к управляющему входу коммутатора, выход которого подключен к информационному входу второго дешифратора, выходы которого и выходы блока ключей подключены к первым и вторым входам блока индикации, выходы нечетных и четных разрядов блока ключей подключены к вхоцам первого и второго элементов ИЛИ соответственно, выходы которых подключены к первому и второму входам элемента

И-НЕ, выход которого подключен к первому входу элемента И, выход которого подключен к входу сброса триггера вход установки и выход которого соединены с входом начальной уста-, новки устройства и входом блокиров— ки второго дешифратора, выходы перво1 у Т2

ГРУВ 2

Составитель А.Ушаков

Редактор Е,Копча Техред 3l.Cåðäþêoâà Корректор В.Бутяга

Заказ 3390/45 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

7 132 го дешифратора подключены к входам блока ключей, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены формирователь импульсов и пороговый элемент, выход интегратора подключен через

7088 8 пороговый элемент к второму входу элемента И, выход старшего разряда блока ключей подключен к информационному входу интегратора и через формирователь импульсов — к входу сбро. са интегратора,