Комбинационный сумматор

Комбинационный сумматор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть испольт зовано при построении помехоустойчи ,вых специализированных цифровых систем контроля и регистрации технологических параметров. Цель изобретения - расширение функциональных возможностей за счет суммирования чисел, представленных в ,К,г-кодах при сохране НИИ способности суммирования чисел, представленных в двоичных кодах. Комбинационный сумматор содержит в каждом разряде одноразрядный сумматор 1, а в каждом четном разряде - два элемента ИЛИ 2, 3 и три элемента И 4, 5, 6. 1 ил. 3 табл. (Л оо1C о со to

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) А1 (g)) g G 06 F 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4034835/24-24 (22) 07;02.86 (46) 30.07.87. Бюл. Ф 28 (71) Производственное объединение по организации технической эксплуатации энергомеханического оборудования магистральных газопроводов (72) Н.А. Збродов (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

У 732864, кл. G 06 F 7/49, 1980.

Авторское свидетельство СССР

У 570896, кл. G 06 F 7/49,1975. (54 ) КОМБИНАЦИОННЫИ СУММАТОР (57) Изобретение относится к вычислительной технике и может быть исполь-, зовано при построении помехоустойчи,вых специализированных цифровых систем контроля и регистрации технологических параметров. Цель изобретения расширение функциональных воэможностей за счет суммирования чисел, представленных в g,k,г-кодах при сохране нии способности суммирования чисел, представленных в двоичных кодах. Комбинационный сумматор содержит в каждом разряде одноразрядный сумматор 1, а в каждом четном разряде — два элемента ИЛИ 2, 3 и три элемента И 4, 5, 6. 1 ил. 3 табл.

7092

30

132

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных цифровых систем контроля, регистрации и управления, Цель изобретения — расширение функциональных возможностей за счет суммирования чисел, представленных в

J,k,r-кодах при сохранении способности суммирования чисел, представленных в двоичных кодах.

На чертеже изображена принципиальная схема первых четырех {n= 4) разрядов комбинационного сумматора.

Комбинационный сумматор содержит одноразрядный двухвходовой сумматор 1-1 и трехвходовые сумматоры 1-2, I-3, I-4, первые элементы 2-1 и 2-?

ИЛИ, вторые элементы 3-1 и 3-2 ИЛИ, элементы 4-!, 4-2, 5-1, 5-2, 6 И, выход 7 сигнала ошибки, вход 8 управле ния режимом, выход 9 суммы, вход 10 первого операнда, вход 11 второго операнда.

При работе в традиционных двоичных кодах в работе участвуют одноразряд,ные сумматоры 1-1 — 1-4, первый 2-1, второй 3-1 элементы ИЛИ, второй элемент 5-1 И, первый 10 и второй 11 входы слагаемого. При суммировании в двоичных традиционных кодах на управляющей шине 8 сохраняется нулевой потенциал. Суммирование производится известным образом, при этом между первым входом одноразрядного сумматора (вх. 1) и вторым входом (вх. 2) о производится следующее перераспределение входных сигналов .(а и Ъ )

1 ) и в соответствии с известным алгоритмом формирование Б! и Р;

При суммировании чисел в j, k, r— кодах в работе участвуют все элементы схемы; а на шине 8 присутствует единичный потенциал.

Сущность изобретения состоит в следующем.

Пусть веса двоичных разрядов связаны между собой следующим рекурентным уравнением:

2Ь> (при k = 1„ ;(1) h, () 1).

Ь + h. (<, при k .= 2

У йри следующих начальных условиях (2)

I где h — значение веса двоичного

i) I разряда;

1 — номер группы.

Каждая группа состоит из двух разрядов (j = 0,1,2, ° .., k — номер разряда в группе, k = I;2). Тогда значения h,k будут равны 1 2 w 4 6 +12 18+

«36 54 ((108 162 + „.. . Данные системы счисления обладают значительными преимуществами по сравнению с фибоначчиевыми и обобщенными т, р-системами счисления. Такие системы счисления позволяют прежде всего строить более экономичные и более быстродействующие суммирующие устройства. При этом помехоустойчивость j,k,r-кодов сравнима с помехоустойчивостью кодов Фибоначчи, а диапазон представления чисел в

j,,М,г-кодах не ниже„ чем в обобщенньпс

rp-кодах. Выполнение арифметических операций в j,k,r-кодах значительно проще, чем в известных кодах с естественной избыточностью. Это обусловлено тем, что формирование как прямых, так и обратных переносов носит локальный характер.

Пусть требуется сложить два числа в j,k,r-кодах по общеизвестному алгоритму Иерсера (см. табл. 2).

В табл. 2 и далее апострофами отмечены границы между группами разрядов.

Из примера и уравнения (1) вытека-) ет, что

2Ь ° =Ь. + Ь

=h.

2ь;,,-;.(,1

Нри этом в первом случае всегда а 1-(4

35 = Ъ (= 0 (где а; и Ь; — 1-е значения операндов А и В соответственно )) а во втором случае а = Ъ = О.

j<(,(j+(,(В первом случае, если а = Ъ .

j- 1,(1-(,( то распространение переноса в

40 следующем частичном цикле может быть не далее чем в 1,1-разряд, во втором случае распространение переноса в

i(-I,1-разряд заканчивается в первом частичном цикле суммирования. Это ис45 ключает формирование цепочки обратного переноса более чем в пределах двух смежных групп для любых а ° и b

J)k 1,k и образование в промежуточном цикле

))) трех единиц слагаемых (S перенос

3)k

50 прямой h геренос обратный Ф 1). При этом j 1-разрядах регистра хранения обратного переноса всегда содержатся нули.

Приведенный пример сложения в

i,k,к-кодах позволяет записать таблицу истинности для логических функций каждого из п четных разрядов комбинационного сумматора.

27092 з 13

Применяя табл. 1, перепишем табл. 3 в более удобном виде. Для этого исключим повторяющиеся и запрещенные («) комбинации. В результате первые

12 наборов (в табл. 3 они отделены пунктиром) перепишутся в виде таблицы истинности для традиционного дво- ичного одноразрядного сумматора. При этом логическая функция первого входа .одноразрядного сумматора (обозначим запишется в виде S ° l) sa

= (а 2 V bj2 . Ñoãëàñíîíàáîðàì lç

1у2

I и 14 табл. 3 при а 2 b > 2 = 1

Jt1 1

Следовательно, логическая функция второго входа одноразрядного сумматора записывается в виде

b» 2

1, 2 1,2 1А )+1 1 -,2

Отсюда вытекает реализация функции контроля

Е. =а .b .P.

2,2 >,2 1 2 j+1 1 -е12

На основе данной логики строится .комбинационный сумматор в j,k,ã-кодах.

Работу устройства рассмотрим на .примере сложения чисел А = 5 и В = 3.

А = 01 01 = 5

В=00 11=3 :.

A+В=10" 10=8.

Согласно (2) обратный перенос из

О,l-ro разряда равен нулю. Согласно значений слагаемых в устройстве возбуждаются соответствующие входы 10 и (аь Ь01 Ь,2,а„, ). В результате на выходе 9 одноразрядного сумматора 1-1 будут сформированы значения

S 0 и P = 1. В то же время на первых входах элементов 1-2 и

1,3 появятся единичные сигналы с выхода элемента 3-1 ИЛИ и входа 10 (а,„ = 1) соответственно. На остальных входах элементов 1-2, 1-3 и 1-4 будут нулевые сигналы. После появления на выходе элемента 1-1 P, = 1 на элементе 1-2 производится подсуммирование. В результате этого значение прямого переноса с выхода элемента 1-2 Рь2 = ° a S 02 = О. Традиционным споеобем производится подсуммирование на элементе 1-3 ° При этом на третий вход элемента 1-4 поступает единичный сигнал (Р „„ = 1). Этим сиг налом открывается элемент 6 И в 0,2-м разряде и на втором входе элемента 1-2 через элемент 2-1 ИЛИ устанавливает ся единичное значение операнда. В реI S = 1 a g 2 1 1

= О, что и определяет окончание суммирования. На выходе устройства устанавливается код А + В = 10 10.

Пусть имеем слагаемые А = В = 00

10 10 = 2. Тогда согласно (1) и (21 сделанного ранее анализа в l,l-разряде операндов А и В не может быть единичных значений. При такой комбинации в разряде 1,2 срабатывают элементы

15 3-! ИЛИ, 5-1 И и 2-1 ИЛИ, В результа1те на первом и втором входах элемен та 1-2 будут установлены единичные,эначения операндов, после чего суммирование производится традиционным

20 способом.

При возникновении структурного сбоя (переход типа О 1) в любом из элементов схемы или возникновении случайной ошибки во входных цепях

25 (при равенстве 1 одного из слагаещис,, второй ложно переходит из "О" в."1") возможна ситуация, когда на обоих входах элемента 4-1 И или элемента

4-2 И появляются единичные сигналы, ЗО что свидетельствует об ошибке. В результате на выходе 7 будет зафиксирован сигнал ошибки. Аналогично при а 1 2 = Ь 1 2 = 1 срабатывают элементы

3-2 ИЛИ, 5-2 И и 2-2 ИЛИ.

З5Формула изобретения

Комбинационный сумматор, содержащий в каждом разряде одноразрядный . сумматор, а в каждом четном разряде, кроме того, три элемента И и два эле.—

40 мента ИЛИ, причем вход управления ре" жимом сумматора соединен с первым входом первого элемента И, второй вход которого соединен с входом переноса из (i+2)-го разряда сумматора, 45 где 2 = 1,п, и — разрядность операндов, выход первого элемента И соединен с первыми входами второго элемента И и первого элемента ИЛИ, выход которого соединен с первым информационным входом одноразрядного сумматора данного разряда, выход которого соединен с выходом результата данного разряда сумматора, входы соответствующих разрядов первого и второго операн55 дов сумматора соединены соответственно с первыми и вторыми входами третьего элемента И и второго элемента ИЛИ данного разряда, выход третьего эле-: мента И соединен с вторым вХодом первыходом ошибки данного разряда сумматора.

Таблица 1

Т а 6 л и ц а 2

0 11 ОО 10 10 11 О1

О 01 00 1 i 01 01 00

8 9 3 гр

В 430

1О

А+B=S °

li%

4 (8 „) приведенное

О 10 00

31 11 10

i0 10 ОО

О 10 00

О 10 01 00 00 10 00

Прямой перенос

Обратный перенос

О 00 10 00 00 ОО 10! О 10 10

00 10 10

Я

j„ (Б . ) приведенное г

> М

О 00 11

0 01 00

1 00 00 00 00 00 00

О 00 00 00 00 ОО 00

Прямой перенос

Обратный перенос ь. з.

ji> j„Ф н

О1 00 ОО 1О 1О

11 = 1323

Прямой перенос

Обратный перенос

5 1327092 вого элемента ИЛИ, выход второго элемента ИЛИ соединен с вторым информационным входом одноразрядного сумматора данного разряда, о т л и ч а юшийся тем, что, с целью расшире- 5 ния функциональных возможностей за счет суммирования чисел, представленных в j,k,r-кодах при сохранении способности суммирования чисел, представ- 0 ленных в двоичных кодах, выход переноса одноразрядного сумматора данного О разряда соединен с входом переноса одноразрядного сумматора следующего 1 разряда, выход третьего элемента И соединен с вторым входом второго эле- 5 1 мента И, выход которого соединен с

О О О О 0

1 1 О 1 О

О 1 О 1 О

I 1 1 О 1

1327092

Таблица 3

pl2 +s ь sag J J Z ) )р

0 0 О

0 0 О

0 0

0 О 0 о

0 0

1 0

0

1 1

I 1

П р и м е ч а н и е. а — i-e

g,2 значение первого слагаемого в четном

j,2-м разряде; b i-e значение второго слагаемого в j,2-м разряде; Р j«, — обратный перенос из (j+1,1)-ro в >,2-й разряд; Р, — прямой перенос иэ j,1- разряда Я 3

i-е значение суммы в j,2-м разряде;

Р, — i-е значение переноса в

j 2-м разряде.

Составитель M. Есенина

Редактор Е. Копча Техред Л.Сердюкова Корректор Н. Король

Заказ 3390/45 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

0 1 0

0 1 0

0 1 1

0 1 1

1 0 0

0 0

0 1 0

0 0

1 1 1