Устройство для задания тестов

Устройство для задания тестов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано для контроля дискретных устройств, работающих с информацией, представленной в виде кодовых комбинаций (КК). Изобретение позволяет повысить производительность и эффективность контроля за счет сниже (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU,» 1 27110

А1 (51)4 G 06 F 1! 26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblT (21) 4023643/24-24 (22) 18.02.86 (46) 30.07.87. Бюл, У 28 (72) Ю.Г.Бостаиджян, В.И.Лешукович, А.Д.Шац и IO.В.Анохин (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 1051586, кл. G 11 С 29/00, !982.

- Авторское свидетельство СССР

В 10!0632, кл. G 06 F )!/26, 198!. (54) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТОВ (57) Изобретение относится к области вычислительной техники и мохет быть использовано для контроля дискретных устройств, работающих с информацией, представленной в виде кодовых комбинаций (КК). Изобретение позволяет повысить производительность и эффективность контроля эа счет снике13271 ния задержки формирования адреса блока памяти (БП) и подготовки адреса зоны следующего теста в процессе генерации предыдущего. Цель — повьппение быстродействия. Устройство содержит блок 1 задания номера теста с клавишами 2 — 2>, элемент ИЛИ 3, генератор 4 тактовых импульсов, мультиплексор 5, триггеры 6, 9, счетчик

8, элементы И 7, 12, элементы И-HE

10 11, элемент HK 15, регистр 13, блок 14 памяти. В блоке памяти запи саны кодовые комбинации, необходимые для органиэации тестов, причем KK каждого теста записаны в определенной зоне БП. Каждая КК содержит адресную часть, определяющую адрес следующей КК данного теста. Необходимый набор тестов задается с клавы10 атуры блока 1 задания номера теста путем подачи уровня логической единицы на соответствующие входы мультиплексора 5. Счетчик 8, подключенный к адресным входам мультиплексора, изменяет свое состояние, начиная с нулевого, до появления уровня логической единицы на выходе мультиплексора. Таким образом, c÷åò÷èê устанавливается в состояние, соответствующее адресу зоны первого выбранного теста. При этом разрешается считывание КК из выбранной зоны БП и изменение состояния счетчика до следующего появления уровня логической единицы на выходе мультиплексора. Таким образом, в процессе генерации теста в счетчике находится адрес зоны следующего заказанного теста. l ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля дискретных устройств, работающих с информацией, представленной в виде кодовых комбинаций.

Цель изобретения — повьппение быстродействия.

На чертеже представлена структурная схема устройства.

Устройство содержит блок I задания номера теста с клавишами 2 — 2, элемент ИЛИ 3, генератор 4 тактовых импульсов, мультиплексор 5, первый триггер 6, первый элемент И 7, счетчик 8, второй триггер 9, второй элемент И-НЕ 10, первый элемент И-НЕ 11, второй элемент И 12, регистр 13, блок 14 памяти, элемент HE 15, выход

16 конца считывания блока памяти, группы информационных выходов 17, 18 блока памяти, группы адресных входов

19, 20 блока памяти.

Устройство работает следующим образом.

В исходном состоянии триггеры 6 и 9 и регистр 13 обнулены, на выходе

16 блока 14 памяти присутствует уровень логического нуля, счетчик 8 находится в состоянии k+1, причем первым импульсом, пришедшим на счетный

2 вход, счетчик 8 переводится в нулевое состояние.

С помощью клавиш 2, — 2„ набирают необходимую комбинацию тестов для контроля данного объекта. При этом высокий логический уровень, поступающий с клавиш, через элемент ИЛИ .3 запускает генератор 4 тактовых импульсов.

Пусть первоначально выбран первый тест, т.е. нажата клавиша 2„, и на первый информационный вход мультиплексора пода. ется уровень логической единицы. Уровень логического нуля на

15 выходе триггера 9, обеспечивая уро» вень логической единицы на выходе элемента -HE 11, разрешает прохождение первого импульса с выхода генератора 4 тактовых импульсов через

20 HE 10 на вход счетчика 8.

Спадом первого импульса счетчик 8 устанавливается в нулевое состояние, соответствующее адресу зоны ПЗУ, в которой записан первый тест. Уровни

5 логических нулей на адресных входах мультиплексора 5 разрешают прохождение единичного логического уровня с первого информационного входа на выход мультиплексора 5. Положительный перепад на выходе мультиплексора 5 устанавливает триггер 6 в единичное

ВН1111П11 Заказ 3391/46 Тираж 672 Подписное

Произв.-полигр. пр-тие, t.. Ужгород, ул. Проектная, 4

3 13271 состояние. Уровень логической единицы на выходе триггера 6 разрешает прохождение импульса через элемент

И 7 на вход считывания блока 14 памяти и подготавливает триггер 9 к пере5 ходу в единичное состояние. Этот же перепад через элемент И 12, открытыи уровнем логической единицы с выхода элемента HE 15, заносит адрес эоны первого теста в регистр 13. Второй импульс генератора 4 увеличивает содержимое счетчика 8 на единицу, переводит триггер 9 в единичное состояние и считывает из блока 14 памяти первую кодовую комбинацию указанного теста. При этом на выходе 16 блока

14 памяти устанавливается уровень логической единицы, закрывающий элемент И 12. Если следующий тест заказан, т.е. на следующем информационном входе мультиплексора 5, а следовательно, и на его выходе имеется уровень логической единицы, то уровень логического нуЛя на выходе элемента И-НЕ 11 запрещает дальнейшее прохождение импульсов на счетный вход счетчика 8, содержимое которого явI ляется адресом зоны следующего заказанного теста. В противном случае счетчик 8 продолжает увеличивать свое содержимое до появления уровня логической единицы на выходе мультиплексора S. Таким образом, к концу формирования первого заказанного теста

35 счетчик 8 содержит адрес зоны второго заказанного теста.

При считывании из блока 14 памяти последней кодовой комбинации на выходе 16 этого блока устанавливается уровень логического нуля, переписывающий адрес эоны второго теста из счетчика 8 в регистр 13 и разрешающий поиск следующего заказанного теста до появления уровня логической единицы на выходе мультиплексора.

Формула изобретения

Устройство для задания тестов, содержащее блок задания номера теста, счетчик, регистр, блок памяти, первый

1О 4 триггер, два элемента И, элемент ИЛИ, генератор тактовых импульсов, причем выход элемента ИЛИ соединен с входом генератора тактовых импульсов, выход которого подключен к первому входу первого элемента И, второй вход которого соединен с прямым выходом первого триггера, выход первого элемента И соединен с входом считывания блока памяти, первая группа выходов которого является группой информационных выходов устройства, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства в него введены мультиплексор, второй триггер, элемент НЕ и два элемента

И-НЕ, причем выходы блока задания номера теста подключены к соответствующим входам элемента ИЛИ и соответствующим входам группы информационных входов мультиплексора, выход которо-. го соединен с единичным входом первого триггера и первым входом первого элемента И-НЕ, второй вход которого подключен к прямому выходу второго триггера, единичный и счетный входы которого соединены соответственно с прямым выходом первого триггера и выходом второго элемента И-НЕ, первый и второй входы которого соединены соответственно с выходом генератора тактовых импульсов и выходом первого элемента И-НЕ, выход второго элемента И-НЕ соединен со счетным входом счетчика, разрядные выходы которого подключены к соответствующим входам группы адресных входов мультиплексора и соответствующим информационным входам регистра, синхровход которого соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с выходом мультиплексора и выходом элемента НЕ, вход которого объединен с третьим входом первого элемента И-НЕ и подключен к выходу конца считывания блока памяти, первая и вторая группы адресных входов которого соединены соответственно с второй группой выходов блока памяти и группой выходов регистра.