Приемопередатчик многочастотных сигналов

Приемопередатчик многочастотных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к теле- ;фонной связи. Цель изобретения - повышение помехоустойчивости путем уменьшения уровня шумов коммутации. Приемопередатчик содержит счетчик 1 состояния, блок управления 2 коэффициентом деления, делитель 3 частоты с переменным коэффициентом деления, сумматор 4, ключи 5 и 8, формирователь (Ф) 6 аппроксимированного сигнала , дешифратор 7, Ф 9 импульсов коммутации , синхронный фильтр (СФ) 10 и амплитудный детектор 11. Приемопередатчик работает в трех режимах: ожидание , прием и передача. Для уменьшения шумов коммутации, образуемых в СФ 10 в режиме ожидания, конденсаторы , входящие в состав СФ 10, подключаются не полностью на одну треть периода принимаемого сигнала, а на более короткое время. В остальное время дешифратор 7 блокирует Ф 9 и открывает ключ 8, который шунтирует выход СФ 10 для того, чтобы в это время принимаемый сигнал не проходил через СФ 10 на амплитудный детектор 11. Цель достигаетс я введением сумматора 4, ключей 5 и 8, Ф 6 и дешифратора 7. Приемопередатчик по п. 2 ф-лы отличается вьтолнением Ф 6, 1 3.п. ф-лы, 2 ил. . (Л Фиг.1 Т linpaSneHue

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

2 А1 (192 (И1 (5114 Н 04 7 0

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

gnpulnewue

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н Д BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4003335/24 — 09 (22) 03.01.86 (46) 30,07.87. Бюл. 22 -28 (72) В.И.Крюков, M.Ã,Ñèòíèêîâ и Ю.А.Коновалов (53) 621.395.385(088.8) (56) Заявка ФРГ 22 - 1951678, кл. К 04 Q 7/00, 1972. (54) ПРИЕМОПЕРЕДАТЧИК МНОГОЧАСТОТНЫХ

СИГНАЛОВ (57) Изобретение относится к теле фонной связи. Цель изобретения — повышение помехоустойчивости путем уменьшения уровня шумов коммутации.

Приемопередатчик содержит счетчик 1 состояния, блок управления 2 коэффициентом деления, делитель 3 частоты с переменным коэффициентом деления, сумматор 4, ключи 5 и 8, формирователь (Ф) 6 аппроксимированного сигна—

l ла, дешифратор 7, Ф 9 импульсов коммутации, синхронный фильтр (СФ) 10 и амплитудный детектор 22. Приемопередатчик работает в трех режимах: ожидание, прием и передача. Для уменьшения шумов коммутации, образуемых в СФ 10 в режиме ожидания, конденсаторы, входящие в состав СФ 10, подключаются не полностью на одну треть периода принимаемого сигнала, а на более короткое время. В остальное время дешифратор 7 блокирует Ф 9 и открывает ключ 8, который шунтирует выход СФ 10 для того, чтобы в это время принимаемый сигнал не проходил через СФ 10 на амплитудный детектор 11. Цель достигается введением сумматора 4, ключей 5 и 8, Ф 6 и дешифратора 7 ° Приемопередатчик по п. 2 ф-лы отличается вь|полненпем Ф 6.

1 з.п. ф-лы, 2 ил.

1327326

Изобретение относится к технике телефонной связи и предназначено для использования в автоматических междугородних тепефонных станциях ( для приема и передачи многочастотных сигналов в коде 2 и 6.

Цель изобретения — повышение помехоустойчивости путем уменьшения уровня шумов коммутации.

На фиг. 1 приведена структурная схема приемопередатчика многочастотных сигналов; на фиг. 2 — принципиальные электрические схемы формирователя аппроксимированного сигна- 15 ла, сумматора и формирователя импульсов коммутации.

Приемопередатчик многочастотных сигналов содержит счетчик 1 состояния, блок 2 управления коэффициентом 20 деления,,целитель 3 частоты с переменным коэффициентом деления, сумматор 4, первый ключ 5, формирователь 6 аппроксимированного сигнала, дешифратор 7, второй ключ 8, формирова- 25 тель 9 импульсов коммутации, синхронный фильтр 10 и амплитудный детектор 11. Формирователь аппроксимированного сигнала содержит счетный триггер 12, и первый и второ" D-триг- 30 гер 13 и 14, Сумматор состоит из первого, второго и третьего резисторов

15 — 17. Формирователь импульсов коммутации содержит элемент И-НЕ 18, первый, второй и третий элементы ИЛИНЕ 19 — 21.

I .Приемодатчик многочастотных сигналов работает следующим образом.

В режиме ожидания происходит следующее. 40

В исходном состоянии на делитель 3 поступает внешняя тактовая частота, которая делится на соответствующий коэффициент деления, который устанавливается счетчиком i через блок 2. 45

Счетчик 1 находится в одном из допустимых состояний, каждое из которых соответствует принимаемой частоте.

Частота, полученная в результате деления делителем 3, поступает на фор- 50 мирователь 6. Счетный триггер 12 формирователя 6 формирует из пришедшей частоты сигнал формы меандр,. Это необходимо для того, чтобы разделить период принимаемого и формируемого сигналов на равные части. Первый и второй D-триггеры 13 и 14 формируют непосредственно аппроксимированный сигнал следующим образом. Второй

D-триггер 14 срабатывает от прямого плеча счетного триггера 12 и запрещает работу первого D-триггера 14 на время своей работы. С приходом следующего переднего фронта от прямого плеча счетного триггера 12 он сбрасывается и разрешает работу первого.

D-триггера 13, который срабатывает через полпериода от инверсного плеча счетного триггера 12, блокируя, в свою очередь, второй D-триггер 14 на время своей работы. С приходом следующего переднего фронта от инверсного плеча счетного триггера 12 первый

D-триггер 13 сбрасывается. В дальней- шем описанный процесс повторяется.

Сигналы с инверсного и прямого плеча первого и второго D-триггеров 13 и 14 поступают на сумматор 4, состоящий из первого, второго и третьего резисторов 15 — 17, Если сработал второй

D-триггер 14, то на выходе сумматора 4 будет следующий потенциал, равный- 2/3 входного потенциала.

Если первый и второй D-триггера 13 и 14 не включены, то входное напряжение будет равно i/3 входного потенциала.

Если первый D-триггера 13 сработал, то выходное напряжение равно нулю.

Таким образом, получили трехуровневый сигнал. Период формируемого сигнала разбит на шесть равных частей. Выбор количества участков разбиения (шесть участков) выходного сигнала за один период при заданных нелинейных искажениях (Кг < 107 по требованиям MKKT где Кг — коэффициент гармоник) определялся с помощью разложения функции в ряде Фурье. Для управления синхронным фильтром 10 служит формирователь 9, который делит период принимаемого сигнала на три равные части при помощи элемента И-НЕ 18 и первого, второго и третьего элементов ИЛИ-HE 19 — 21, Для того, чтобы уменьшить шумы коммутации в синхронном фильтре 10, конденсаторы, входящие в его состав, подключаются не полностью на одну треть, а на более короткое время. В остальное время дешифратор 7 блокирует формирователь 9 и открывает второй ключ

8, который шунтирует выход синхронного фильтра 10 для того, чтобы в это время принимаемый сигнал не проходил через синхронный фильтр 10 на

132 7376 амплитудный детектор 11. В результате того, что время заряда конденсаторов в синхронном фильтре 10 мало, то в следующем подключении его перезаряд будет минимальным, т,е. шумы коммута— ции будут меньше. Уменьшение времени заряда конденсаторов приводит к повышению добротности синхронного фильтра 10.

Описанный процесс повторяется циклически.

В режиме приема происходит следующее ° При поступлении на вход приемопередатчика многочастотных сигналов синусоидального сигнала и при совпадении частоты коммутации синхронного фильтра 10 с частотой .этого сигнала он пропускает этот сигнал на вход амплитудного детектора 11. Если уровень принимаемого сигнала больше опорного сигнала амплитудного детектора 11, то последний срабатывает и фик. сирует счетчик 1, а также подает сигнал внешнему устройству, что принята частота, код которой зафиксирован на выходах счетчика 1. Внешнее устройство может сосчитать код для дальнейшей его обработки. Как только на входе пропадет или сменится частота, амплитудный детектор 11 сбросится и разрешит работу счетчику 1. Процесс приема следующей частоты повторится.

В режиме передачи происходит следующее. При приходе сигналов управления на первый ключ 5 и кода на счетчик 1.от внешнего устройства передатчик многочастотных сигналов переходит в режим передачи. Делитель 3 будет формировать только одну частоту, код которой выставлен на счетчик 1, который не воспринимает сигналы от делителя 3 и амплитудного детектора 11, так как на его установочных входах стоит код. Синусоидальный сигнал с сумматора 4 через первый ключ 5 проходит на выход приемопередатчика многочастотных сигналов. Формирование следующей частоты происходит аналогично.

Формула изобретения

1. Приемопередатчик многочастотных сигналов, содержащий последовательно соединенные счетчик состояния, блок управления коэффициентом деления и делитель частоты с переменным коэффициентом деления, а также формирователь импульсов коммутации, первый, ? второй и третий выходы которого подключены к соответствующим первому, второму и третьему входам синхронного фильтра, выход которого подключен к входу амплитудного детектора, отличающийся тем, что, с целью повышения помехоустойчивости

10. лутем уменьшения уровня шумов коммутации, введены последовательно соединенные сумматор и первый ключ, а также последовательно соединенные формирователь аппроксимированного сигнала, дешифратор и второй ключ, выход которого соединен с нулевым проводом, информационный вход второго ключа подключен к выходу синхронного фильтра, управляющий вход которого подключен к выходу первого ключа, выход амплитудного детектора подключен к разрешающему входу счетчика состояния, информационный вход которого соединен с первым выходом делителя часто15

20 ты с переменным коэффициентом деления, второй выход которого соединен с входом формирователя аппроксимированного сигнала, второй и третий выходы которого подключены соответст25 венно к первому и второму входам

30 формирователя импульсов коммутации, третий вход которого соединен с выходом дешифратора, второй и третий входы которого подключены соответственно к третьему и четвертому выходам нала подключенысоответственно к первому и второму входам сумматора.

2. Приемопередатчик по п. 1, о тл и ч а ю шийся тем, что формирователь аппроксимированного сигнала содержит счетный триггер . и последовательно соединенные первый и второй

D-триггеры, причем выход счетного триггера соединен со счетным входом второго D-триггера и является первым выходом формирователя аппроксимированного сигнала, входом которого является вход счетного триггера, инверсный выход которого подключен к счетному входу первого D-триггера, выход которого подключен к установочао

50 ному входу второго D-триггера, выход которого соединен с устайовочным входом первого D-триггера и является вторым выходом формирователя аппроксимированного сигнала, третьим выхо55

35 делителя частотыс переменнымкоэффициентом деления, а четвертый и пятый выходы формирователя аппроксмированногосиг1327326

Составитель В.Шевцов л

Редактор И. Сегляник Техред И. Попович Корректор И.Муска

Заказ 3400/56 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4 дом которого является инверсный выход первого 9-триггера, соединенный с его D-входом, инверсный выход второго D-триггера соединен с его D-входом, а второй и третий выходы формирователя аппроксимированного сигнала попарно объединены с его четвертым и пятым выходами.