Устройство декодирования тональных сигналов

Устройство декодирования тональных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радио- , связи и обеспечивает увеличение числа обслуживаемых источников информации и принимаемых от них частот за счет расширения используемого для об работки сигналов временного интервала. Благодаря тому, что состояние счетчиков (С) 27 каналов, обработка %. (Л

СОЕЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 1239886 (21) 4025315/24-09 (22) 21,02 ° 86 (46) 30.07.87. Бюл. Р 28 (72) В.Ф. Калиниченко (53) 621.395.632 (088.8) (56) Авторское свидетельство СССР

Р 1239886,кл. Н 04 M 1/50, Н 04 Q 9/00, 24.10.84. (54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ -ТОНАЛЬНЫХ СИГНАЛОВ (57) Изобретение относится к радиосвязи и обеспечивает увеличение числа обслуживаемых источников информации и принимаемых от них частот sa счет расширения используемого для обработки сигналов временного интервала. Благодаря тому, что состояние счетчиков (С) 27 каналов, обработка

132 сигналов к-рых осуществляется с задержкой, с каждым периодом выходного сигнала делителя частоты 15 уменьшается на 1, а состояние С 18, определяющего текущее время, увеличивается на 1, выходной код сумматора 29 при считывании информации из блока 5 оперативной памяти остается таким же, как в момент появления логич. "1" на выходе синхронизатора 1, что равносильно обработке сигнала сразу же после его появления, т,е. без задержки.

Увеличение времени обработки сигнл7327 лов до величины, равной миним. периоду принимаемых сигналов, позволяет увеличить число принимаемых частот от источников (для этого необходимовнести соответствующие данные в блок 9 постоянной памяти и увеличить коэф. счета С 7, т.е. сформировать импульс сброса на выходе блока 10 начальной установки при достижении С 7 большо о выходного кода) и увеличить число обслуживаемых источников инфОрмации и кол-во принимаемых от них сигналов.

1 KII, Изобретение относится к радиосвязи, может найти применение в устройствах для приема тональных сигналов нескольких заданных частот от различб ных источников информации и является усовершенствованием изобретения по авт, св. N - 1239886.

Цель изобретения — увеличение числа обслуживаемых источников информа- 10 ции и принимаемых от них частот за счет расширения используемого для обработки сигналов временного интервала.

На чертеже приведена структурная схема устройства для декодирования тональных сигналов °

Устройство декодирования тональных сигналов содержит синхрогенераторы 1, мультиплексор 2, демультиплексор 3, первые триггеры 4, блоки

5 оперативной памяти, первый элемент

И 6, первый и второй счетчики 7 и 8, блок 9 постоянной памяти, блок 10 начальной установки, элемент ИЛИ-НЕ 2б

11, второй триггер 12, первый сумматор 13, третий счетчик 14, делитель

15 частоты, первый элемент ИЛИ 16, вторые элементы И 17, четвертый счетчик 18, дешифратор 19, элемент 20 задержки, третьи элементы И 21, пятый счетчик 22, инвертор 23, четвертые элементы И 24, второй элемент

ИЛИ 25, пятые элементы И 26, шестые счетчики 27, коммутатор 28, второй

35 сумматор 29, источник 30 питания.

Устройство декодирования тональных сигналов работает следующим образом.

В исходном состоянии на выходах триггеров 4, а следовательно, на выходе мультиплексора 2 и выходах демультиплексора 3 "0", на втором выходе второго триггера 12 "1", счетчики 7,8,14,27 установлены в нулевое состояние. Так как на выходах демультиплексора 3 "0, то на выходах вторых элементов И 17 будет "0". На третьем входе второго счетчика 8 (входе разрешения счета) будет "0", поэтому работа этого счетчика будет блокирована даже при подаче "0" на его первый вход (R-вход). Выходным сигналом делителя 15 частоты, частота которого значительно больше частот принимаемых устройством сигналов,управля- ется работа блоков 5 оперативной памяти: при "1" на выходе делителя 15 частоты блок 5 оперативной памяти переводится в режим записи, при "0" в режим считывания информации, причем для осуществления записи и считывания необходимо на вторые управляк щие входы блоков 5 оперативной памяти подать "0". Адреса записи и считывания блоков 5 оперативной памяти задаются по их адресным входам выходным сигналом сумматора 13. На входы первого и второго счетчиков 7 и 8 сигнал от источника тактового сигнала (не указанного на чертеже) поступают соответственно с выхода элемента И 6 и первого элемента ИЛИ 16, причем при работе блоков 5 оперативной памяти в режиме записи информации тактовые импульсы на счетные входы счетчиков з 132

7 и 8 не поступают, так как B течение всего этого времени на первом входе элемента ИЛИ 16 будет "1". Изменение состояний первого и второго счетчиков 7 и 8 будет происходить по переднему фронту сигналов на их вторых входах при подаче "0" на их первые входы (для перевода счетчика 8 в ре1 жим счета импульсов необходимо подать еще на его третий вход "1"). Так как на выходе мультиплесора 2 "0", то через элемент ИЛИ-НЕ 11 на счетный вход пятого счетчика 22 от источника тактового сигнала поступают импульсы.

Выходы счетчика 22 подключены к адресным входам мультиплексора 2 и де- . мультиплексора 3. Пятый счетчик 22 ,по переднему фронту импульсов, посту( пающих íà его вход, изменяет свое состояние, в результате чего к выходу мультиплексора 2 последовательно под,ключаются. выходы триггеров 4 всех каналов приема.

Входные сигналы от каждого из источников подаются на входы синхрогенераторов 1 своих клапанов, На выходах синхрогенераторов 1 по переднему фронту входного еигнала формируется импульс, передний фронт которого совпадает с передним фронтом выходного сигнала делителя 15 частоты. Выходные импульсы синхрогенераторов 1 каждого из каналов приема поступают на информационные входы соответствующих. оперативных блоков 5 памяти, в результате чего в них записываются "1". Адрес ячейки оперативных блоков 5 памяти, в которую записывается информация, определяется суммой двух двоичных чисел — выходного кода второго сумматора 29 и выходного йода блока

9 постоянной памяти. Суммирование кодов осуществляется первым сумматором

13. При записи информации в блоки 5 оперативной памяти на управляющем входе блока 9 постоянной памяти будет

"1", последний отключается и на его выходе будут сигналы, не зависящие от адресов на его информационных входах. Выходной код второго сумматора

29 в свою очередь также определяется суммой двух двоичных чисел — выходных кодов четвертого счетчика 18 и коммутаз"ора 28. В режиме записи на первом управляющием входе коммутатора 28 будет "1", и независимо от кода на его вторых управляющих входах выходной код коммутатора 28 будет оп7327 ределяться кодом на его первых сигнальных входах, которые подключены к источнику 30 питания устройства. Таким образом, при работе блоков 5 опе5 ративной памяти в режиме записи на втором входе второго сумматора 29 будет код 1111.

В случае одновременного появления сигналов на входах всех каналов приема на выходах синхрогенераторов 1 сформируются импульсы; устанавливающие триггеры 4 в состояние, при кото-. ром на их выходах будут сигналы "1".

15 При этом на выходах пятых элементов

И 26 появится "1" (так как на первых и вторых входах этих элементов, соединенных с выходом делителя 15 и выходами соответствующих триггеров 4, будут "1"), а шестые счетчики 27, являющиеся реверсивными и работающие в режиме вычитания и предварительно установленные в состояние 0000 по переднему фонту сигнала на их первых

2Á (счетных) входах, перейдут в состояние 1111.

В зависимости от состояния в данный момент пятого счетчика 22 к выходу мультиплексора 2 подключится вы 0 ход одного из триггеров 4. Предполо" жим, что в момент установки первых триггеров 4 в состояние "1", пятый счетчик 22 находится в состоянии, при котором к выходу мультиплексора 2 подключится выход триггера 4 второго

35 канала приема. При этом на выходе мультиплексора 2 появится "1", на выходе элемента ИЛИ-HE 11 и инвертора 23—

"0", что приводит к остановке пятого

40 счетчика 22 и к разрешению работы счетчика 7. Одноврменно на втором выходе демультиплексора 3 появляется

"1", поступающая на первые входы элементов И 17, 21, 24 второго канала

45 приема. Таким образом, при обнаружении на выходе одного из триггеров .4

"1" блокируется пятый счетчик 22, т,е. происходит остановка опроса каналов приема и начинается обработка сигнала одного из каналов.

При появлении 0 на выходе дели11 11 теля 1 5 частоты коммутатор 28 переходит в состояние, при котором на e ro выход подключаются сигналы с о входа, 55 определяемого кодом на его вторых управляющих входах, т.е. выходным кодом счетчика 22. Это означает, что к выходу коммутатора 28 подключаются выходы счетчика 27 второго канала Так

1З27З

45

55 как выходной код счетчика 27 второго канала равен 1111 то выходной код коммутатора 28 останется таким же, как и во время записи информации, а выходной код второго сумматора 29 не изменится.

Сигналом "0" делителя 15 частоты блоки 5 оперативной памяти переводятся в режим считывания, к входам первого сумматора 13.подключается блок

9 постоянной памяти, на выходе которого будет информация из ячеек памяти, адрес которых задается выходными кодами счетчиков 7 и 8. В блоке 9 постоянной памяти по этому адресу запи- 15 сана информация, суммирование которой с выходным кодом второго сумматора

29 дает адрес блока 5 оперативной памяти, по которому производится запись информации ранее на время, равное N 20 периодам первого из принимаемых устройством сигналов заданной частоты.

Если в тот момент сигнала на выходе синхрогенератора 1 второго канала не было, по этому адресу блока 5 оперативной памяти этого канала будет записан "0", на выходе элемента И 17 этого канала и второго триггера 12 состояние не изменится (на выходах элементов И 17 остальных каналов "1" быть не может, так как на нх первые входы с выходов демультиплексора 3 подается "0") и при появлении с выхода элемента И 6 на втором входе счетчика 7 "1" он перейдет в состоя- 35 ние 0001, изменяя адрес блока 9 по-, стоянной памяти. По данному адресу в блоке 9 постоянной памяти хранятся данные, суммирование которых с кодом. второго сумматора 29 дает адрес счи- 40 тывания для блока оперативной памяти, т.е. устройство настроится на прием второй частоты. Если ни одна из частот, на прием которых настроено устройство, не будет обнаружена, что соответствует установке счетчика 7 в определенное состояние, то при этом на выходе блока 10 начальной установки сформируется "1". Этот сигнал поступает на вторые входы элементов

И 21, на первых входах которых "0" (за исключением элемента И 21 второго канала). На выходе элемента И 2 1 второго канала появится "1", счетчик

27 этого канала по второму входу (Rвходу) установится в состояние 0000, а триггер 4 второго канала — в состо.яние "0", на выходе мультиплексора 2

27 6 появится "О", на выходе инвертора

23 — "1", устанавливающая счетчик 7 в нулевое состояние, Так как на первом входе элемента ИЛИ-НЕ 11 "О", то при появлении на его втором входе

"0" с тактового входа устройства на входе пятого счетчика 22 будет "1"; состояние счетчика изменится и к выходу мультиплексора 2 подключится выход триггера 4 третьего канала ° При наличии на его выходе "1" работа пятого счетчика 22 блокируется, разрешается работа счетчика 7, а на первые входы элементов И 17, 21 и 24 третьего канала с выхода демультиплексора 3 подается "1". К вторым входам сумматора 29 подключаются выходы счетчика 27 третьего канала, установленного в состояние 1111 (это будет при условии, что поиск сигналов заданных частот во втором канале завершился в течение времени, меньшего периода Т выходного сигнала делителя 15, т.е. до появления на его выходе следующего импульса). Начинается поиск одной из заданных частот в третьем канале приема аналогично описанному. Так как число принимаеI мых устройством частот может быть таково, что на их поиск необходимо время, превышающее период Тг выходного сигнала делителя 15 частоты, то при появлении "1" на его выходе поиск одной из заданных частот в обрабатываемом канале временно прекращается, счетчик 7 останавливается (при "1" на первом входе элемента ИЛИ 16 тактовые импульсы на счетный вход счетчика 7 не поступают). Коммутатор 28 устанавливается в состояние, при котором к его выходам подключаются первые сигнальные входы. Код состояния четвертого счетчика 18 увеличивается на 1, а код сосгояний шестых счетчиков 27, работающих в режиме вычитания, уменьшается на 1 (за исключением счетчика 27 второго канала, установ" ленного в состояние 0000, на первой (счетный) вход которого импульс с выхода элемента И 26 второго канала не поступает, так как на втором входе этого элемента "0"). Блоки 5 оперативной памяти переводятся в режим записи и в них записывается "0" (так как на выходах синхрогенераторов 1 будет "0" вследствие того, что период входных сигналов устройства значительно больше T ). Адрес ячеек блоков

7 13273

5 оперативной памяти, в которые записывается информация, будет увеличен по сравнению с адресом предыдущей записи на 1, так как код счетчика 18

5 увеличился на 1, а остальные коды, участвующие в формировании адреса записи, остались прежними.

При появлении "0" на выходе делителя 15 блоки оперативной памяти переводятся в режим считывания, а выходной код коммутатора 28 будет определяться кодом на выходе счетчика

27 третьего канала и будет равен 1110, т. е. на 1 меньше, чем при работе блока 5 в режиме записи. Выходной код счетчика 18 будет на 1 больше, чем при записи "1" в блок 5 оперативной памяти, т,е. в момент появления фронта входного сигнала. Так как выходной код счетчика 18 увеличился на 1, а код на выходе коммутатора 28 уменьшился на 1, то выходной код второго сумматора остался таким же, как и в момент появления импульса на выходе 2Б синхрогенератора, что обеспечивает поиск одной из заданных частот аналогично описанному.

Если при считывании информации из блока 5 оперативной памяти третье- ЗО

ro канала по одному из адресов на

его выходе будет "1", то на выходе второго элемента ИЛИ 25 появится "1", Ф второй триггер 12 установится в состояние, при котором на его первом выходе будет 1, а на втором выхо1) 35

I де — "0" запрещающий прохождение импульсов с выхода первого элемента

ИЛИ 16 на второй вход второго счетчика 8 и разрешающий работу третьего 4р счетчика 14 °

Так как на первом выходе второго триггера 12 установился сигнал "1", то по переднему фронту импульса, поступающего с выхода первого элемента 4

ИЛИ 16 на второй вход счетчика 8, он будет изменять свое состояние. Поп этим адресам в блоке 9 постоянной памяти записаны данные, суммирование которых с выходным кодом второго сумматора 29 дает также коды на адресных входах блока 5 оперативной памяти, что считывание из него информации будет производиться по адресам, которые были в моменты времени, отстоящие от момента последнего появления сигнала на выходе синхрогенератора 1 этого канала на время, равное (N-1), (N-2)...2, 1 периоду сигнала

37

8 обнаруженной частоты. Число периодов входного сигнала, для которых отклонение переднего фронта каждого периода не превышает заданное, т.е. число

"1" на выходе блока 5 оперативной памяти, при изменении состояний второго счетчика 8 подсчитывается третьим счетчиком 14 и при достижении им определенного значения на выходе дешифратора 19 появится импульс, поступающий на вторые входы элементов И

24. Так- как на первый вход одного из этих элементов (третьего канала) поступает "1", то импульс появится только на выходе элемента И 21 третьего канала, что свидетельствует о приеме по этому каналу сигнала. Кодом принятой частоты является выходной код первого счетчика 7. Если же сигнал непериодический, то третий счетчик

14 не достигнет требуемого значения и фиксации приема не произойдет. Триг-.

rep 4 третьего канала, второй триггер 12 и счетчик 27 третьего канала установятся в исходное состояние импульсом блока 10 начальной установки, который формируется при достижении счетчиком 8 определенного состояния вне зависимости от того, был принят сигнал или нет. Установка триггера

4 третьего канала в исходное состояние приводит к появлению на выходе мультиплексора 2 "0", счетчики 7 и

8 устанавливаются в нулевое состояние и разрешается прохождение на вход пятого счетчика 22 импульсов, т.е. поиск канала, в котором не произведено декодирование сигнала. При обнаружении такого канала на выходе демультиплексора 3 появится "1", разрешающая считывание информации из блока 5 оперативной памяти этого канала через соответствующий элемент И 17. При появлении "1" на выходе делителя 15 частоты выходной код счетчиков 27 всех каналов, за исключением второго и третьего каналов, обработка сигналов которых закончилась, уменьшится еще на

1, т.е. на их выходе установится код

1101. Состояние четвертого счетчика

18, определяющего текущее время, увеличится на 1. При записи информации в блоки 5 оперативной памяти на вто-. рые входы второго сумматора подается код 1111 с первых сигнальных входов коммутатора 28, а во время считывания — код счетчика 27 обрабатываемого канала. Так как код счетчика 18 увеСоставитель Л.Тимошина

Техред А.Кравчук

Корректор Т.Колб

Редактор И.Сегляник

Заказ 3401/57

Тираж б38

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035р Москвау Ж 35у Раушская наб у д 4/5

Подписное.Производственно-полиграфическое предприятие, r.Óæãoðoä, ул.Проектная,4

9 1.32 73 личился на 2, а код счетчика 27 уменьшился на 2 по сравнению с кодом во время появления "1" на выходе синхрогенератора, то при считывании выходной код второго сумматора 29 остается прежним и обработка информации при считывании будет осуществляться как и прежде. После декодирования сигналов по всем каналам приема все триггеры 4 и счетчики 27 будут установлены в нулевое состояние, а устройство вернется в исходное состояние.

Таким образом, благодаря введению новых элементов обеспечивается исполь-1б зование для декодирования всего временного интервала между поступающими с выходов синхрогенераторов импуль1 сов, следующих с частотой входных сигналов устройства, т ° е, в течение нескольких периодов Т выходного сигнала делителя 15 частоты. При этом обработка сигналов в каналах может осуществляться спустя несколько периодов Т сигнала делителя 15 частоты относительно появления импульса на выходе синхрогенератора 1. Однако благодаря тому, что состояние счетчиков

27 каналов, обработка сигналов котоpbrx осуществляется с задержкой, с каждым периодом выходного сигнала делителя 15 частоты уменьшается на 1, а состояние счетчика 18, определяющего текущее время, увеличивается на

I выходной код второго сумматора 29 при считывании информации из блока 5 оперативной памяти остается таким же, как и в момент появления "1" на выходе синхрогенератора 1, что равносильно обработке сигнала сразу же после егопоявления,т.е. без задержки.

27 10

Увеличение времени обработки сигналов до величины, равной минимальному периоду принимаемых устройством сигналов, позволяет увеличить число принимаемых частот от источников (для этого необходимо внести соответствую= щие данные в блок 9 постоянной памяти и увеличить коэффициент счета первого счетчика 7, т.е. формировать импульс сброса на выходе блока 10 начальной установки при достижении счетчиком 7 большего выходного кода) и увеличить число обслуживаемых источников информации и количество принимаемых от них сигналов.

Формула изобретения

Устройство декодирования тональных сигналов по авт. св. 9 1239886, о т л и ч а ю щ е е с я тем, что, с целью увеличения числа принимаемых частот от источников, выходы первых триггеров через введенные последовательно соединенные пятые элементы И, шестые счетчики, вторые входы которых подключены к выходам третьих элементов И, коммутатор,и второй сумматор подключены к вторым входам пер" вого сумматора, при этом к вторым входам второго сумматора подключены выходы четвертого счетчика, вход которого подключен к объединенным вторым входам пятого элемента И и к пер" ному управляющему входу коммутатора, к вторым управляющим входам которого подключены выходы пятого счетчика, а к вторым сигнальным входам коммутатора — выход источника пита— ния.