Триггер на мдп-транзисторах

Триггер на мдп-транзисторах

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в интегральных устройствах динамической логики. Цель изобретения - повьппение надежности работы. Цель достигается за счет введения транзисторов 13, 14 считывания, разрядных транзисторов 10 и 11, форсируницих транзисторов 17 и 18, зарядных транзисторов 19 и 20, дополнительных транзисторов 21, 22 записи и второй 12 и третьей 23 тактовых шин, позволяющих исключить возможность логических состязаний сигналов записи, исключить паразитные ёмкостные выбросы и ускорить рекомбинационные процессы в подпожке. 2 ил. i (Л с &0 со о Од ел ел срир.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК,. SU „„30655

А1

15й 4 G ll С 11/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АSTOPCHOMV СВИДЕТЕЛЬСТВУ г

° »

\а с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2!) 3989273/24-24 (22) 10.12.85 (46) 15.08.87. Бюл. У 30 (72) П.А.Копыл, В.П.Рева, А.М.Торчинский и Л.Л.Утяков(53) 681.327(088.8) (56) Авторское свидетельство СССР

Ф 277856, кл. С ll С 11/40, 1970.

Патент Франции У 2103592, кл. G 11 С 1!/00, опублик. 1972. (54) ТРИГГЕР НА МДП-ТРАНЗИСТОРАХ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано в интегральных устройствах динамической логики. Цель изобретения — повьппение надежности работы. Цель достигается за счет введения транзисторов 13, !4 считывания, Ф разрядных транзисторов 10 и 11, форсирующих транзисторов 17 и 18, зарядных транзисторов 19 и 20, дополнительных транзисторов 21, 22 записи и второй 12 и третьей 23 тактовых шинq пОЭВОляющих исключить ВОзмож» ность логических состязаний сигналов записи, исключить паразитные емкостные выбросы и ускорить рекомбинационные процессы в подложке. 2 ил.

1330655

Изобретение относится к цифровой вычислительной технике и может быть использовано в интегральных устройствах динамической логики.

На фиг.l представлена принципиальная электрическая схема триггера; на фиг.2 — временные диаграммы его рабоTb!

Триггер на МДП-транзисторах 10 (фиг.l) содержит первый l и второй 2 транзисторы хранения, первый 3 и вто рой 4 нагруэочные транзисторы, первую тактовую шину 5, первый 6 и второй 7 транзисторы записи, первый 8 15 и второй 9 входы, первый 10 и второй

11 разрядные транзисторы, вторую тактовую шину 12, первый 13 и второй 14 транзисторы считывания, первый 15 и второй 16 выходы, первый 17 и второй 20

l8 форсирующие транзисторы, первый

l9 и второй 20 разрядные транзисторы, третий 21 и четвертый 22 транзисторы записи и третью 23 тактовую шину.

30

Триггер на ИДП-транзисторах, содержащий первый и второй транзисторы хранения, причем затвор и сток первого транзистора хранения соединены со стоком и затвором второго транзистора хранения соответственно, первый и второй нагруМочные транзисторы, истоки которых соединены со стоками первого и второго транзисторов хране" ния соответственно, а затворы подклюТриггер работает следующим образом.

Во время действия тактового импульса Р (12) происходит заряд узлов 24 и 25 (фиг ° 1) до напряжения

11„, где U, - амплитуда тактовых импульсов; U — пороговое напряжение транзисторов (момент времени to — t, фиг.2). Во время действия тактового импульса Р, (5) может

35 происходить запись информации в триг гер. Запись происходит высоким уров-, ф нем напряжения на одном из входов 15 или 16 триггера. В момент времени (фиг.2) узел 26 разряжается 40 до нулевого потенциала через транзисторы 2 и 11, а узел 27 заряжается до напряжения U = U — U через транзистор 6 (при этом цепь разрядатранэистор 1 закрыт). Если запись ин- 45 формации в триггер не происходит (момент времени t< — t> ), тО Он сохраня» ет свое предыдущее состояние, при этом узел 26 подзаряжается емкостным током от узла 24 через транзистор 3, д узел 25 разряжается до нулевого потенциала через транзисторы 2, 4 и 11.

Разряд узла 25 до нулевого потенциала приводит к уменьшению емкости между первОЙ тактОвОЙ шинОЙ 5 и узлОм

25 до величины емкости перекрытия затвор — сток, затвор — исток ° Поэтому при уменьшении напряжения на тактовой шине 5 до нуля в узле 25 не будет выброса напряжения обратной полярности, как в случае, если вместо форсирующих транзисторов 17 и 18 используются емкости. Затем во время действия тактового импульса Р (12) происходит заряд узлов 24 и 25, при этом неосновные носители, накопленные под затворами нагрузочных транзисторов 3 и 4, рекомбинируют на источнике тактового напряжения. При записи противоположной информации в триггер процесс симметрично повторяется. Транзисторы 13, 14 считывания подключают выходы триггеров 15, 16 к узлам 26, 27 хранения через транзисторы 3, 4 только на время действия тактового импульса Р, (5), все остальное время информация на выходах триггера остается неизменной.

B предложенном триггере исключена возможность логических состязаний сигналов записи за счет того, что третий и четвертый транзисторы 21, 22 записи открыты в разные промежутки времени: транзистор 21 открыт в момент действия тактового импульса9 а транзистор 22 — в момент действия тактового импульса- Р (фиг.2). Поэтому в любой момент времени триггер может установиться только в одно состояние. В данном триггере один из входов обладает приоритетом — вход 9 (фиг.1). Зто означает, что если сигналы записи по обоим входам 8, 9 приходят за один период тактового генератора Т (промежуток времени на фиг.2), то на выходах 15, 16 триггера, подключенных в момент действия тактового импульса, состояния не изменяются — на выходе 15 остается логический "0", а на выходе 16 — логическая "1". Исключение возможности логических состязаний увеличивает помехозащищенность триггера и повышает надежность его работы.

Формула из обретения

30655

4 й.f

tr tg t3 t4

Qua/

Составитель Д.Ковалдин

Техред М.Ходанич Корректор А.Зимокосов

Редактор М.Келемеш

Заказ 3586/52

Тираж 589 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1l3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 13 чены к первой тактовой шине триггера, первый и второй транзисторы записи, истоки которых соединены со стоками первого и второго транзисторов хранения соответственно, а стоки являются установочным входом и входом сброса триггера соответственно, о т л и— ч а ю шийся тем, что, с целью повышения надежности работы, в триггер введены первый и второй разрядные транзисторы, стоки которых соединены с истоками первого и второго транзисторов хранения соответственно, затворы подключены к первой тактовой шине триггера, а истоки — к второй тактовой шине триггера, первый и второй транзисторы считывания, истоки которых соединены со стоками первого и второго нагрузочных транзисторов соответственно, затворы подключены к первой тактовой шине триггера, а стоки являются прямым и инверсным выходами триггера соответственно, первый и второй форсирующие транзисторы, истоки и стоки которых подключены к первой тактовой шине триггера, а затворы соединены со стоками первого и

5 второго нагрузочных транзисторов соответственно, первый и второй зарядные транзисторы, затворы и стоки которых подключены к второй тактовой шине триггера, а истоки соединены со стоками первого и второго нагрузочных транзисторов соответственно, и третий и четвертый транзисторы записи, стоки которых соединены с истоками первого и второго транзисторов хранения соответственно, затвор третьего и исток четвертого транзисторов записи подключены к третьей тактовой пщне триггера, а затвор четвертого и исток третьего транзисторов записи подключены к второй тактовой шине триггера, затворы первого и второго транзисторов записи соеди,нены со стоками первого и второго транзисторов записи соответ25 ственно.