Генератор потока ошибок

Генератор потока ошибок

Иллюстрации

Показать все

Реферат

 

COt03 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ БЛИК (5Н 4 Н 03 К 3/84

1.. р- (;;

f ig

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

< <

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4030878/24-21 (22) 03.03.86 (46) 15.08.87. Бк<п. У 30 (71) Ярославский государственный университет (72) Г.A.Пибик (53) 621.374.2 (088.8) (56) Авторское свидетельство СС :P .1i - 1077044, кл.Н 03 I(3/84, 1982.

Авторское свидетельство СССР

Р 855963, кл.Н 03 К 3/84, 1979. (54) ГКН1 .РАТОР ПОТОКА ОШИБОК (57) Изобретение относится к импульсНоН технике и может использоваться для моделирования и контроля каналов связи. Генератор потока ошиб< к содержит генератор 1 TBKToBI: импуil>,сон, счетчики 2 — 4, реверсивный счетчик

5, блоки 6 и 7 сравнения, девп<фраторы 8 и 9, блок 10 памяти, триггеры

11 и 13, делитель 12 частоты, элементы И 14 и 15, элементы 1ЕН1 16 » 17, элемент HE 18, шину 19 начальной устаН<>ВКН, Изобретение обеспечивает увеличение спектра генерируемых потоков.

Кроме того, данное устройство позволяет соз;<а:ь модели потока ошиб<>к, возникаюцес:>,.и наличии структуроподобной помехи 1 каналах связи, обеспечивая ири ;;. : ; "пределение безошибочных инт<.р;: .;:.,Io закон> Симпсон> на. 1 з. и .. 4-;>ь<.

1330733

Изобретение отиос:и гся к импульсной технике и может использоваться для моделирования и контроля каналов связи.

Цель изобретения — увеличение спектра генерируемых потоков.

На <7)If(..1 представлена структурная схема генератора потока ошибок; на фиг.2 — схема примера реализации блока памяти. 1О

Генератор потока ошибок !фиг,1) содержит генератор 1 тактовых импульсов, первьп(2, второй 3 и третий 4 счетчики, реверсивный счетчик 5, первый 6 и второй 7 бчоки сравнения, пер (5 вьп! 8и второй 9 дешифраторы, блок 10 памят(1, первый триггер 11, делитель

12 частоты, второй триггер 13, Ilepвый 1 »!торой 15 э.(ef.енты Н, лерг<1 и 16 и второй 17 зле((1(1)С(с(1ШИ, эле- 20 мент НЕ 18, пикну 19 иачаль((ой уста1. авк;(, 13(тхоц ге((ерг (Ора 1 тактовых

ИМПУЛЬС< В СОЕДИНЕИ С ПЕГ Г <М ВХОЦОМ ,,слип еля 12 частоть(. Выходы второго счет ика 3 соединены с 13хс<д((лпт !Iep- 2!> ого де(!!1(фратора 8, !1!!):Од ксторого соед:!f!e(! с первым входом первого тригrера 11, выход которег<)1 соединен с иерьч:: входом первОГО )лсмента И 14.

Выход второго элемента И 15 соединен 30 с перв(.(м )ходом т.ерт с элемента ИЛИ

1 6 В (O ) el JJX Or! с О j (;, Эт O< г <-, (сдИН(с 1(; ".T f1)."(j 9 < ).J ? II f 71r!J(.; Г;,1;<

;r )! 1!т,) H, j . 1 f! If С 13ТО 35

;.Тс(f It О :I г;< тт тв: < - 1,< ы

i .:;; 1 : сч () I; f)j;,. г (3*. Г (((.< Е,- ... 1 .; « Г, < .1; 11(1 Э И 13ХО д )м (7 (!

p0 I О e()I 1171(((11! C С ООТН С < C (((".()ÖI(I. .! l 10 ..<);(- ° .(((-Тс)(1-.."((РУTI-(;,! Т;- OCT<17) ifr Р()С ГО блока 6 сра:(ленч(я, вхсды нтсрой групТТЫ ТГС O(IO(3 К;э (r!1) O I С О д(.(1<.

1. 3 2 . вх, Од "c 7 ановк?l кот<)РОГО ()ocr!!If (I< н с «схо 7 )и первогo э Je! <=.(!òc(111711 1 6

13ТО()ОЙ (3!хад I;c ГОРОГО сс от f(j(eн с Вхо

Дс< 1 < 11(он:111 блока 1 ) пс1((Я ти т вых ОД .o I«()ОгО соединен с первый входол!

:-, r )!1 . IJ1е <ел(т(3 И 1 5, и горо и вход которо(о сс-::д((иен с вь(ходом генерато1 т l 1(т О т 1 Тх 1! л(п у Jr l- Г с (3 т в х О тт 0 с. 1! е р

ОГО r четч.f";;à 2, вторым входом перього триггера 11 и первым (3ходол! блока

1 О и;11(JI ril, » Горой(f)xr< ICO rOporo нсн с !3(jxoqoff Ilep(!ol o as!e "(еита И 1 i Jl г Гор1лм входом вторОГО э((ел(е(!та И(1И 17, ! 1.(Х«11 1 ;О 1 ОР ОГО С ОЕДИIIЕ11 С 13.COÄO" J ) C

Гс) и(< (1!(l (В i ÎÐÎÃ(1 с I (< I Ока 3 ЕТХ ОТ!ОТ< элемента 18 HE входом установки реверсивного счетчика 5 и входом установки второго триггера 13, первый выход которого соединен с первым входом управления реверсивного счетчика

5, выходы которого соединены с входами второго дешифратора 9, выход которого соединен с входом второго триггера 13, второй выход которого соединен с вторым входом реверсивного счетчика 5, выходы которого соединены с соответствующими входами первой группы входов второго блока 7 сравнения, выход которого соединен с третьим входом делителя 12 частоты, второй выход которого соединен с первым входом третьего счетчика 4, выходы которого соединены с соответствую(цилп(входами второй группы входов второго блока 7 сравнения. Выход второго элемента И 15.соединен с вторым входом первого элемента И 14 и вторым входом третьего счетчика 4. Вь(х<од первого блока 6 сравнения соединен с третьим входом блока 10 памяти, Блок 10 памяти (фиг.2) содержит первьп(21 триггеры, элемент И 22, элемент 11Е 23, выход которого соединен с первым входом первого триггера 20, второй вход которого спец(гиен с выходом второго триггера

21, первый вход которого является вторым входом блока 10 памяти, первый (хоц которого соединен с вторым ( входом второго триггера и третьим входом первого триггера 20, первый выход которого является выходом блока 10 памяти, третий вход которого соединен с первым входом элемента

И 22, в((ход которого соединен с четвертым входом первого триггера 20, второй выход которого соединен с вторым входом элемента И 22. Вход элемента HE 23 является входом установки блока 1О памяти. енератор потока ошибок работает следукцим образом.

Во втором счетчике 3 содержится длина безопптбочного интервала, т. е. число тактовых импульсо в данном безошибочном интервале (начинается с пут(), а в реверсивном счетчике 5 число, показывающее сколько раз этот интервал нужно повторить (начинается с единицы) . Счетчик 2 считает тактовые импульсы, а счетчик 4 — моменты окончаний безошибочнь!х интервалов.

Еак только количество тактовых импуль1330733 сои, сосчитанное счетчиком 2, тановится равным длине безошибо чного интервала, записанной в счетчик 3, блок

6 сравнения выдает сигнал на блок 10

Ь памяти, который разрешает прохождение тактового импульса через элемент И 15 на выход устройства и на вход счетчика 4, увеличивая его содержимое на единицу, а также через элемент ИЛИ 16 на сброс счетчика 2 в исходное (нулевое) состояние.. Если содержимое счетчика 4 не равно содержимому реверсивного счетчика 5, то длина безошибочного интервала, записанная в счетчике 15

3, не меняется и циклы работы счетчика 2 повторяются до тех пор, пока содержимое счетчика 4 не станет равным содержимому реверсивного счетчика

5. В этом случае блок 7 сравнения через делитель 12 частоты выдает сигнал, который увеличивает содержимое счетчика 3 на единицу (увеличивает на единицу длину безошибочного интернала), изменяет содержимое реверсив- 26 ного счетчика 5 на единицу и переводит счетчик 4 в исходное (нулевое ) состояние. Режим работы р версивно о счетчика 5 задается состоянием триггера 13. В начале работы триггер 13 находится в исходном состоянии и выдает с выхода на вход управпения реверсивного счетчика 5 сигнал прямого счета . Как только число, записанное на реверсивном счетчике 5, становится равным п, дешифратор 9 вырабатывает сигнал, который переводит триггер 13 в рабочее состояние и последний начинает выдавать на вход управления реверсивного счетчика 5 со своего

40 выхода сигнал обратного счета. Каждый цикл работы счетчика 4 заканчивается увеличением длины безошибочного интервала, записанного в счетчике 3

У и когда она становится максимальной э т.е. равной 2п — 2, то дешифратор 8 вырабатывает сигнал, который через триггер 11, элемент И 14 и элемент

ИЛИ 17 переводит счетчик 3, триггер

13, делитель 12 частоты и реверсив"

L0 ный счетчик 5 в исходное ссстояни

Лри этом в исходном состоянии в ..ч;гчики 2 — 4 записывается нуль, а в реверсивный счетчик 5 — единица. Перевод в исходное состояние триггера 13, лелителя 12 частоты, счетчика 3, ре«ерснвного счетчика 5 осуществляется цо импульсу, завершающему максимальный безошибочный интервал. Этим эаканчивается цикл работы р .нерсивногс. счетчика 5 и цикл выдачи вг"х безо— шибочных интервалов, т.е. цикл работы устройства, Рассмотрим работу устройства более подробно. Перед началом работы на шину 19 начальной ус.таис вки нодается сигнал, который переводит триггер 13, делитель 12 частоты, счетчики 2 и 3, реверсивный счетчик 5 и блок 10 памяти в исходное состояние. В исходном состоянии числа, находящиеся в счетчиках 2, 3, одинаковы (оба нули), поэтому с выхода блока 6 сравнения на вход блока 10 памяти подается сигнал по которому с приходом первого тактоного импульса блок 10 памяти устанавливается в рабочее состояние и пропускает тактовый импульса на вьгход через элемент И 15. Этот импульс через элемент ИЛИ 16 удерживает счетчик 2 в исходном состоянии и добавляет единицу в счетчик 4, а так как счетчик

4 в исходном состоянии содержал число, равное нулю, то записанное число становится равным единице и совладает с числом, записанным в реверсивный счетчик 5. В результате этого блок

7 сравнения вырабатывает сигнал коУ торый устанавливает делитег1ь 12 частоты в исходное. состояние, гигнал с выхода последнего поступает на сброс счетчика 4, устанавливая его в исходное состояние, а с первого вьгхоца на счетчик 3 и реверсивный счетчик

5, увеличивая их содержимое на единицу ° На этом заканчивается первый цикл работы счетчика 4. Наиболее короткие безошибочные интервалы в первом и втором циклах работы счетчика определяющих быстродействие и надежность работы. Блок 10 памяти устанавливаетея в рабочее состояние при поступлении тактовых импульсов и при наличии сигнала сравнения с блока 6 сравнения при условии, что в предыдущем такте блок 10 памяти находился в исходном состоянии или данный такт является первым в данном рабочем цикле. По второму тактовому импульсу в счетчик 2 записывается единица, что совпадает с содержимым счетчика 3, и поэтому блок 6 сравнения вырабатывает сигнал сравнения, который по третьему тактовому импульсу устанавливает блок 10 памяти в рабочее состояние, которое разрешает прохожцение через элемент И 15 такто1330733

:3(1го lit(ïó}ib(à, с(}р(}сь}}3(}}л!(г(} счетчш(2 }! запи(}}ваю}}}его в счетчик } единицу.

11 это вре}}я }3 реверс}}}3}}о}! счетчике э зап}}саво число два, поэтому блок 7 ср }(3}}е}}и}! ие вь}рабатывает сигнала 5 ср }JJ.ieii;}и ° IIo четвертому }}мпупьсу в счетчик 2 записывается еди}}}}ца и по сигналу с выхода блока 6 сравнения и пятому тактовому импульсу срабатывает блок 10 памяти, выдаетсЯ сигнал 10 на выход устройства, который сбрасывает счетчик 2, и в счетчике 4 устанавливает число два, которое совпадает с }ислом в реверсивном счетчике

5,поэтому блок 7 сравнения вырабаты- 15 в(}от сиг}}ал, который по шестому так}ова}}> импул}.су перенодит делитель

12 ч;}стоты в рабочее еосто}}}}}}е, а пос:}ед}}и}! переводит в }I(!õîä}{îe состояние .чет }ик 4„ а содержимое счетчика 3 и 20

p(}3(.рe{!!3}!0} о счет }}}}(а 3 у}{е{}}} }}}влет

}}а е }или}}у. Так закан I}i}

}ии,;} работы счетчика:-}.

Ц(.л!.,нсйшая работа устройства a}ia.0} }}!}{J работе его }3() втором цикле (чет чика - } до тех пор, пока в ревер<:}}ви(м (. }етч}}}(е 5 не будеf записано l }30 }}(I Р (3 0 }{Ое Il е ПО(- }}(. 3(} п}}с}} }}}с}}а и } е}3(рc}tf}}i{, счетч};к з срабатывает ,I(v}}J(l p(f (30 7 и и ре J«0 } т! игrep 13 30

}3 ра{ и I((<. Оc{f 0}i }! }}ь! I}(!еле чeго В ре}игрe}}. 3}{: и счетчи},e 3 иос. }е окоичаJ!»}; к;!:,.(}го };икла счет«}}ка не при(}ь}г(}}}(. я (чин}}ца, а }3! }1}}}ткнется. Так

iIl) .),, :}ж.} T}}»}! Я} } счетчl}к э- ед}}}}}}цу), сраба } } }ва(f дешифратор 40 срь}{}а{ь}}3:!! f делител} 12 частоты, к(3} (Jpb}}i l}00: е с}}аб }ть}1}а{}ия блока 10 л

}}(} «т.} п},(ч{y(}(l!å T чс ре(3 элемент И 1 э

}} э}}сме}}т }I 1(} } ак } (3(3}}} } имп;льс, з ории явъ}{. т(.f{ импульса:} сброса для 45 (ет-{}}Ic»3 3 и 4,реверсивного счетчика триггера 13. Так заканчивается первыи }п}кл работы устройства. Остальны; };}}}(-i!; его работы аналогичны за

}}с}(люче}{{}(:} того, что каждый последу}» 50

}}}}}}! цикл начинается при рабочем состоян}п! б }ока 10 памяти.

Блок 10 иа}{лт}! работает следующим образом, Он 00;}еряс}}т триггер 20 — типа D, а триггер 21 — типа IK, при этом т"»ггер 20 срабатывает по переднему (I IJ0J;Tv, а триггер 21 — ио заднему фронту синхроимпульсов, поступающих на первый вход блока 10 памяти. Инверсный выход триггера 20 через элемент И 22 соединен с своим информационным входом. Поэтому при любых сигналах на третьем входе блока 10 памяти по информационному входу невозможно установить триггер 20 в рабочее состояние в двух соседних тактах. Однако такая необходимость появляется на границе двух циклов работы устройства. Это обеспечивает триггер

21, который по сигналу установки в конце цикла работы устройства устанавливается в рабочее состояние, и по входу установки в рабочее состояние (обычно К вЂ” или S вход) удерживает триггер 20 на протяжении первого такта следующего цикла в рабочем состоянии. Элемент НЕ 23 обеспечивает согласование сигналов установки триггера 20 в исходное состояние с полярностью пускового сигнала на входе устройства.

Предлагаемое устройство позволяет создавать модели потока ошибок, возникающего при наличии структуроподобной помехи в каналах связи, обеспечивая при этом распределение безошибочных интервалов по закону Симпсона. формула и з обретения

1. Генератор потока ошибок, содержащий генератор тактовых импульсов, выход которого соединен с первым входом делителя частоты, первый счетчик, второй счетчик, выходы которого соединены с входами первого дешифратора, выход которого соединен с первым входом первого триггера, выход которого соединен с первым входом первого элемента И, второй дешифратор, о т л ич а ю шийся тем, что, с целью увел}}чения спектра генерируемых потоков, в него введены третий счетчик, реверсивный счетчик, первый и второй блоки сравнения, блок памяти, второй триггер, второй элемент И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с шиной начальной установки и первым вХодом второго элемента ИЛИ, элемент НЕ, выход которого соединен с вторым входом делителя частоты, первый выход которого соединен с первым входом реверсивного счетчика и входом второго счетчика, выходы которого соединены с соответствующими

1ЗЗО ЗЗ памяти.

<;<> т- э

-i.,ь:<ш<>лиьец !- »-.,; > анич Корректор Л.Пилипенко

Ле>< > . -92/ - » Тираж 901 Подписное

:11!iii1i! < Гг,с.дарственного комитета СССР

>., делам изобретений и открытий 035, <1осква Ж-35, Раушская наб., д.4/5,:тв ни< -полиграфическое предприятие, г.Ужгород, ул.Проектная, 4 входамн первой группы входов первого блока сравнения, нходы второй группы входов которого соединены с со тветствую>цими вых<>дами первого счетчика, вход устано> ки которого соединен с выходом перно< о элемента ИЛИ, второи вход к<>торог;> соединен с входом установки блока памяти, выход которого соединен с первь|м входом второго элемента И„ второй вход которого соеди- 10 нен с выходом генератора тактовых импульсов, входом первого счетчика, вторым входом первого триггера и первым входом бпока памяти, второй вход которого соединен с выходом первого 15 элемента И и вторым входом второго

- лемен<а ИЛИ, выход кс>торого соединен с входом установки второго счетчика, входом элемента HF., входом ус-. нонки реверсивного счетчика << входом уста†20 новки второго триггера, первый выход которого соединен с первым входом управления реверсивного счетчика„ выходы кот, >о соединены с входами второг;> дс<ифратора, выход которо<о сов>э <> « > с входом второго триггера, >>т«>ой «>;:, -.;; ><<>» ор<>го соеп.>«ен < «т,-;— рым вход>э>< реверсивного с-:.<- ????????, ???????????? ??????>Гого соединен<, с с0.>т»етствующими входами первой группы. вхо- Ж дов»торог<.; тока сравнен< я > ь! од которог.> го- динен с тре-ьим лхо; < и делителя частоты, второй выход которого соединен с первым входом третьего счетчика, выходы которого соединены с соответствующими входами второй группы входов второго блока сравнения, выход второго элемента И соединен с вторым входом первого элемента И и вторым. входом третьего счетчика, выход первого блока сравнения соединен с третьим входом блока памяти.

2. Генератор по п.1, о т л и ч аю шийся тем, что блок памяти содержит первый и второй триггеры, элемент И, элемент НЕ, выход которого соединен с первым входом первого триггера, второй вход которого соединен с выходом второго триггера, первый вход которого является вторым входом блока памяти, первый вход которого соединен с вторым входом второго триггера и третьим входом первого триггера, первый выход которого является выходом блока памяти, третий вход которого соединен с первым входом элемента И, выход которого соединен с четвертым входом первого триггера, второй выход которого соединен с вторым входом элемента И, вход элемента

НЕ является входом установки блока