Устройство для контроля качества цифрового сигнала

Устройство для контроля качества цифрового сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измериниям в технике цифровой связи. Цель изобретения - повышение точности контроля качества цифрового сигнала. Устр-во содержит два пороговых блока 1 и 4, сумматор 2 по модулю два, D-триггер 3, г-р 5 тактовой частоты, у-ль 6 с управляемым коэффициентом усиления, эл-т И 7, счетчик 8 импульсов , блок сопряжения (БС) 9, состоящий из блока управления (БУ) 12 цифровыми приборами, двух блоков ЦАП 13 и 14, блока магистрального расширителя 15 интерфейса, и двунаправленного канала 16 типа общая шина, а также вычислительный блок 10 и блок индикации 11. Цель достигается путем обеспечения раздельного измерения амплитуды сигнала и действующего значения шумов в каналах связи и их отношения сигнал/шум. Устр-во по пп.2- 5 ф-лы отличается выполнением соответственно БС 9, блока ЦАП 13, блока ЦАЛ 14 и БУ 12. 4 з.п. ф-лы, 1 ил. с (Л f aq-c:: I JL -W V.J1 75

СОЮЗ СОВЕТСНИХ

COLIHAËÈÑTÈ×ÅCHÈХ

РЕСПУ БЛИН (19) (11) А1

А!14 H H L 1 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3982769/24-09 (22) 02. 12. 85 (46) 23.08.87. Бюл. ¹ 31 (71) Ленинградский электротехнический институт связи им. проф. М.А.Бонч-Бруевича (72) Ю.К.Смирнов (53) 621,394.62:621.394.5 (088.8) (5e) Патент Франции № 2393481, кл. Н 04 L 1/00, Н 04 В 15/00, 29. 12 ° 78. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАЧЕСТВА ЦИФРОВОГО СИГНАЛА (57) Изобретение относится к измериниям в технике цифровой связи. Цель изобретения — повышение точности контроля качества цифрового сигнала.

Устр-во содержит два пороговых блока 1 и 4, сумматор 2 по модулю два, D-триггер 3, г-р 5 тактовой частоты, у-ль 6 с управляемым коэффициентом усиления, эл-т И 7, счетчик 8 импульсов,блок сопряжения (БС) 9, состоящий из блока управления (БУ) 12 цифровыми приборами, двух блоков ЦАП 13 и 14, блока магистрального расширителя 15 интерфейса, и двунаправленного канала 16 типа общая шина, а также вычислительный блок 10 и блок индикации 11. Цель достигается путем обеспечения раздельного измерения амплитуды сигнала и действующего значения шумов в каналах связи и их отношения сигнал/шум. Устр-во по пп.25 ф-лы отличается выполнением соответственно БС 9, блока ЦАП 13, блока

ЦАП 14 и BY 12. 4 з.п. ф-лы, 1 ил.

1332548

35

Изобретение относится к измерению в технике цифровой связи и может быть использовано для контроля качества цифрового сигнала, а именно для контроля амплитуды, действующего значе5 ния шумов и оценки вероятности ошибок в тракте цифрового регенератора.

Целью изобретения является повышение точности контроля качества циф- 1О рового сигнала путем обеспечения раздельного измерения амплитуды сигнала и действующего значения шумов в каналах связи и их отношения сигнал/шум.

На чертеже представлена блок-схема устройства для контроля качества цифрового сигнала.

Устройство для контроля качества цифрового сигнала содержит первый пороговый блок 1, сумматор 2 по модулю два, D-триггер 3 второй пороговый блок 4, генератор Ъ тактовой частоты, усилитель Ь с управляемым коэффициентом усиления, элемент И 7, счетчик 8 импульсов, блок 9 сопряжения, вычислительный блок 10, блок

11 индикации. Блок 9 сопряжения содержит блок 12 управления цифровыми прнбораьж,первый блок 13 цифроаналогового преобразования, второй блок 14 цифроаналогового преобразования, блок 15 магистрального расширителя интерфейса, двунаправленный канал 16 типа общая шина. В свою очередь первый блок

13 цифроаналогового преобразования содержит первый 17 и второй 18 цифроаналоговые преобразователи, блок 19 коммутации и управления, фильтр 20 нижних частот причем последний соУ

40 держит три резистора 21, 22 и 23 соответственно, конденсатор 24, первые полюсы всех резисторов и конденсаторов соединены с выходом 25 фильтра

20 нижних частот, вторые полюсы первого и второго резисторов являются входами 26 и 27 фильтра 20 нижних частот, а вторые полюсы третьего резистора 23 и конденсатора 24 соединены с общей клеммой 28.

Второй блок 14 цифроаналогового преобразования содержит блок 29 управления, цифроаналоговый преобразователь 30, фильтр 31 нижних частот, выход 32 которого является выходом второго блока 14 цифроаналогового преобразования. В качестве фильтра

31 нижних частот используется RC-фильтр нижних частот. Блок 12 управления цифровыми приборами содержит блок 33 управления и блок 34 задержки, выполненный в виде RC-фильтра нижних частот. Вход 35 блока 34 задержки является пусковым выходом блока 33 управления, а выход 36 блока 34 задержки является пусковым входом блока 33 управления. Блок 34 задержки выполнен в виде RC-фильтра нижних частот.

Устройство для контроля качества цифрового сигнала работает следующим образом.

Цифровой бинарный сигнал, несущий информацию, поступает на вход усилителя 6 с коэффициентом усиления, управляемым напряжением с выхода 32 фильтра 31 нижних частот, подключенного своим входом к выходу цифроаналогового преобразователя 30 ° На выходе усилителя 6 благодаря управляющему напряжению поддерживается определенное значение амплитуды сигнала, небходимого для работы первого 1 и второго 4 пороговых блоков. На второй вход первого порогового блока 1 поступает напряжение, соответствующее оптимальному значению порога, обеспечивающему минимальную вероятность ошибки на выходе порогового блока 1. На второй вход второго порогового блока 4 поступает напряжение порога с выхода 25 фильтра 20 нижних частот первого блока 13 цифроаналогового преобразования. Сигналы с выходов первого 1 и второго 4 пороговых блоков поступают на входы сумматора 2 по модулю два, на выхоДе образуются импульсы псевдоошибок, возникающие в те моменты времени, когда напряжение на выходе усилителя

6 находится между оптимальным напряжением порога, поступающим на второй вход порогового блока 1, и неоптимальHblM напряжением порога, поступающим на второй вход второго порогового блока 4. Вероятность псевдоошибок на выходе сумматора 2 по модулю два стремится в процессе переходного процесса к постоянному уровню, что достигается автоматическим изменением указанного неоптимального порога в процессе работы устройства.

Сигнал с выхода усилителя 6 поступает также на генератор 5 тактовой частоты, который выделяет из сигнала напряжение тактовой частоты. D-триггер 3 привязывает импульсы псевдоошибок к фазе напряжения тактовой часто1332548 4 о- и отношение сигнал/шум (ь) )а) U 2 Ц2 àAU Ь П ь) Ц, ь) 7 1 (4) К=к(и„„„ ), 1 () — U -aU =aG гт

Lb) — U -к(3 =Ь/

35 ты, что обеспечивает выполнение фаз вых соотношений при стробировании импульсов псевдоошибок напряжением тактовой частоты элемента И 7, позволяя разделять пачки импульсов псевдоошибок на отдельные импульсы длительностью полпериода тактовой частоты, подсчитываемые в дальнейшем счетчиком 8 импульсов.

В процессе первого цикла работы на выходе 25 фильтра 20 нижних частот первого блока 13 цифроаналогового преобразования формируется пороговое напряжение ь U, поступающее на второй вход порогового блока 4. При этом частота импульсов псевдоошибок устанавливается в процессе переходного процесса на уровне р равном, on< например, О, 1.

В процессе второго цикла работы устройства на выходе 25 фильтра 20 формируется пороговое напряжение UÓ, также поступающее на второй вход второго порогового блока 4. При этом частота импульсов псевдоошибок устанавливается в процессе переходного процесса на уровне р р„, например р может быть равным 0,01.

or 2

Величины связаны уравнениями

Кроме того, по величине отношения сигнал/шум путем обращения распределения смеси сигнала с шумом (например, нормального распределения) может быть вычислена вероятность ошибок при передаче информационных сигналов.

Указанные результаты измерений отображаются на блоке 11 индикации.

Если измеренное значение амплиту ды сигнала U, соответствующее регулирующему напряжению U „, не находится в оптимальном диапазоне, необходимом для работы пороговых бло20 ков 1 и 4, то вычислительный блок 10 производит вычисление регулирующего напряжения U«„,, необходимого для обеспечения тр буемого значения амплитуды сигнала на первых входных пороговых блоков 1 и 4. Это вычисление проводится на основании известной формулы характеристики АРУ где К вЂ” коэффициент усиления усилителя 6, а также известных текущей и требуемой амплитуд сигнала U u U путем

mo от решения управления — амплитуда цифрового сиги ала, — действующее значение шумов в канале где U

55 действующее значение шумов

Л02 -ЛБ, (ь) (u) а-b (3) 40 связи, 4, U(a) >U(b) — ЗНаЧЕНИЕ ПОРОГОВ

1 2

1 поступающих в виде напряжений с первого аналогового выхода блока 9 сопряжения 45 на второй вход второго порогового блока 4 °

Вычислительный блок 10 на основании величин hU ) и aU ) вычисляет

1a) (ь)

1 а. амплитуду сигнала (h) 1а)

2аБ а лБ, b ("ГТ, а-b

F(U„„) U,/U . =F(U, ).

Код напряжения U иэ канала ввода-вывода вычислительного блока

10 поступает через блок 15 магистрального расширителя, канал 16 типа общая шина, блок 29 управления, цифроаналоговый преобразователь 30 и фильтр 31 нижних частот на выход 32 фильтра 31 нижних частот, являющийся выходом второго блока 14 цифроаналогового преобразования, и далее на вход управления коэффициентом усиления усилителя 6 с управляемым коэф-фициентом усиления.

Рассмотрим процесс формирования (а) сь) пороговых напряжений ьП и r U в предлагаемом устройстве.

Вычислительный блок 10 через блок

15 магистрального расширителя, канал

16 типа общая шина и блок 12 управления передает сигнал сброса счетчика 8. На первый 17 и второй 18 цифроаналоговые преобразователи через

1332548

30

55 блок 15 магистрального расширителя, канал 16 типа общая шина, блок 19 коммутации и управления поступает иэ вычислительного блока 10 первоначально код нулевого напряжения, приводящий к подаче на второй вход второго порогового блока 4 нулевого порогового напряжения. В регистре состояния блока 33 управления вычислительный блок 10 устанавливает разрешающий потенциал, поступающий на выход разрешения счета блока 9 сопряжения.

Этот потенциал через элемент И 7 разрешает счетчику 8 подсчет импульсов псевдоошибок ° Вычислительный блок

10 в течение ряда временных дискретов осуществляет ввод в память количества импульсов со счетчика 8 импульсов. При этом одновременно проводится в каждом временном дискрете вычитание иэ содержимого счетчика 8 числа, соответствующего числу импуль сов с опорной частотой р =1,2

on которые могли бы появиться в теЧение временного дискрета, и суммирование полученных разностей в оперативной памяти вычислительного блока, а также передача в первый блок 13 цифроаналогового преобразования полученной суммы. Код этой суммы поступает иэ вычислительного блока 10 через магистральный расширитель 15, канал

16 типа общая шина, блок 19 коммутации и управления на первый 17 и второй 18 цифроаналоговые преобразователи, Напряжения, полученные на выходах 26 и 27 цифроаналоговых преобразователей 17 и 18 суммируются с соответствующими весами в фильтре 20 нижних частот, где одновременно благодаря наличию конденсатора 24 производится сглаживание коммутационных помех цифроаналоговых преобразователей. Суммирование с весами напряжений от двух цифроаналоговых преобразователей 17 и 18 обеспечивает уменьшение дискретности напряжения на выходе 25 и, следовательно, увеличение точности измерений по сравнению со случаем использования одного цифроаналогового преобразователя, имеющего недостаточное число разрядов преобразуемого кода (в данном примере это число разрядов равно 10). По мере увеличения количества временных дискретов напряжение дБ, (илидже ь ) (а1 Ь1 на выходе 25 стремится к установившемуся значению. Время переходного процесса при различных параметрах устройства может быть вычислено заранее. Следовательно, его зависимость от параметров устройства известна.

Поэтому после установления напряжений AU и д0 . эквивалентные им дво(CJ) (ь>

1 2 ичные коды могут быть запомнены и использованы для вычисления измеряемых параметров по формулам (2) — (4), Величины dU и д0 " определяются ! 2 соответственно значениями опорных вероятностей р, р, а точность

0n i сьев их измерений — коэффициентами преобразования цифроаналоговых преобразователей (фактически максимальным количеством импульсов псевдоошибок, накапливаемых в оперативной памяти устройства в течение цикла измерения).

В формулах (1) — (4) параметры а и

b для шумов с нормальным распределением равны взятым с обратными знаками квантилям нормального распределения уровня 2р и 2р соответственОЬ 1 Ohg но.

Таким образом, предлагаемое устройство для контроля качества цифрового сигнала позволяет оценить вероятность ошибок в канале связи.

Формула изобретения

1. Устройство для контроля качества цифрового сигнала, содержащее последовательно соединенные первый пороговый блок, первый вход которого соединен с первым входом второго порогового блока, сумматор по модулю два, к второму входу которого подключен выход второго порогового блока, и D-триггер, к входу синхронизации которого подключен выход генератора тактовой частоты, о т л и ч а ю— щ е е с я тем, что с целью повышения точности контроля путем обеспечения раздельного измерения амплитуды сигнала и действующего значения шумов в каналах связи и их отношения сигнал/шум, введен усилитель, выход которого подключен к первому входу первого порогового блока и входу генератора тактовой частоты, а также последовательно соединенные элемент

И, счетчик импульсов и блок оопряжения, подключенный к последовательно соединенным вычислительному блоку и блоку индикации, причем второй аналоговый выход блока сопряжения подключен к входу управления коэффици1332548

Составитель Л.Тимошина

Техред Л. Сердюкова

Корректор А. Тяско

Редактор Л.Лангаэо

Заказ 3850(56 Тираж 638

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 ентом усилителя, первый аналоговый выход — к второму входу второго порогового блока, выход разрешения счета — к первому входу элемента И, к второму и третьему входам которого подключены соответственно выход генератора тактовой частоты и выход

D-триггера, а выход сброса блока сопряжения подключен к второму входу счетчика импульсов.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок сопряжения содержит блок управления цифроными приборами, первый и второй блоки цифроаналогового преобразования, блок магистрального расширителя интерфейса, информационные, управляющие входы и выходы и входы контроля состояния которых подключены к соответствукицим линиям двунаправленного канала, при этом аналоговые выходы первого и второго блоков цифроаналогового преобразования являются первым и вторым аналоговыми выходами блока сопряжения, информационными входами которого являются информационные входы блока управления цифровыми приборами, выходы разрешения счета и сброса которого являются ныходами разрешения счета и сброса блока сопряжения, входом разрешения счета которого является вход разрешения счета блока магистрального расширителя интерфейса.

3. Устройство по п.2, о т л и ч аю щ е е с я тем, что первый блок цифроаналогового преобразования содержит первый и второй цифроаналоговые преобразователи, информационные управляющие нходы и выходы контроля состояния которых подключены соответственно к информационным, управляющим выходам и входам приема состояния блока коммутации и управления, информационные, уйравляющие входы и

5 выходы контроля состояния которых являются входами и выходами первого блока цифроаналогового преобразования, а аналоговые выходы первого и второго цифроаналоговых преобразователей подключены к входам фильтра нижних частот, выход которого является аналоговым выходом первого блока цифроаналогового преобразования.

4. Устройство по п.2, о т л и— ч а ю щ е е с я тем, что второй блок цифроаналогово преобразования содержит последовательно соединенные блок управления, цифроаналоговый преобразователь и фильтр нижних частот, выход которого является аналоговым выходом второго блока цифроаналогового преобразования, а информационные, управляющие входы и выходы контроля состояния блока управления являются входами и выходами второго блока цифроаналогового преобразования.

5. Устройство по п.2, о т л и ч аю щ е е с я тем, что блок управления цифровыми приборами содержит блок управления, пусковой выход которого подключен к входу блока задержки, выход которого подключен к пусковому входу блока управления, выход разрешения счета и выход сбрбса

35 которого являются выходом разрешения счета и выходом сброса блока управления цифровыми приборами, информационные управляющие входы и выходы и выходы контроля состояния которого являются информационными, управляющими входами и выходами и выходами контроля состояния блока управления.