Программное задающее устройство

Программное задающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к системам программного управления, в частности к времязадающим программным устройствам . Программное задающее устройство содержит десятичные счетчики, делитель частоты импульсов, реверсивный счетчик, счетчик команд, блок памяти , дешифратор, многоразрядные ячейки памяти, коммутатор, блок сравнения , селекторы-мультиплексоры, блок совпадения, формирователь опорных импульсов , элементы И, цифроаналоговьй преобразователь и преобразователь длительности импульсов. Данное устройство позволяет повысите надежность за счет автоматической корректировки начального выходного сигнала до значения , равного величине регулируемого параметра в момент включения устройства . Кроме того, упрощается программирование технологических режимов с большим количеством линейных участков и вьщержек, различных по времени, так как в блоке памяти скорость изменения задания и время вьщержки задаются непосредственно в виде соответствующих интервалов времени. Наличие же сигнала на выходе блока памяти для управления коммутатором позволяет осуществлять корректировку выходного сигнала устройства в заданные по программе моменты времени, что расширяет область применения его в качестве программного задатчика в многокаскадных системах автоматического регулирования . 1 ил. с $ (Л с оо со 4:

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 С 05 В 19/18 19/02

1 ", 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4070933/24-24 (22) 16.04.86 (46) 30.08.87. Бюл. ¹ 32 (71) Специализированная проектно-конструкторская технологическая организация "Росавтоматстром." (72) В.Д.Иванов, Е.П.Палий и М.Н.Михайлов (53) 621.503.55(088.8) (56) Краев П.А., Апаев Б.А. Программный цифровой эадатчик температуры.

Приборы и техника эксперимента. 1984, № 1 с. 225-227.

Авторское свидетельство СССР

¹- 855610, кл. G 05 В 19/02, 1981. (54) ПРОГРАММНОЕ ЗАДАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к системам программного управления, в частности к времязадающим программным устройствам. Программное задающее устройство содержит десятичные счетчики, делитель частоты импульсов, реверсивный счетчик, счетчик команд, блок памяти, дешифратор, многоразрядные ячейки памяти, коммутатор, блок сравнения, селекторы-мультиплексоры, блок

„„SU„„1334107 А1 совпадения, формирователь опорных импульсов, элементы И, цифроаналоговый преобразователь и преобразователь длительности импульсов. Данное устройство позволяет повысить надежность за счет автоматической корректировки начального выходного сигнала до значения, равного величине регулируемого параметра в момент включения устройства. Кроме того, упрощается программирование технологических режимов с большим количеством линейных участков и выдержек, различных по времени, так как в блоке памяти скорость изменения задания и время выдержки задаются непосредственно в виде соответствующих интервалов времени. Наличие же сигнала на выходе блока памяти для управления коммутатором позволяет осуществлять корректировку выходного сигнала устройства в заданные по программе моменты времени, что расширяет область применения его в качестве программного задатчика в многокаскадных системах автоматического регулирования. 1 ил.

I 13341

Изобретение относится к системам программного управления, в частности к времязадающим программным устройствам.

Цель изобретения — повышение надежности за счет упрощения устройства и расширение области его применения.

На чертеже представлена блок-схема устройства. 10

Устройство содержит десятичные счетчики 1 с внутренними дешифраторами, выдающие информацию в десятичном коде, например, счетчики К 176 ИЕ8, которые входят в делитель 2 частоты 15 импульсов, реверсивный счетчик 3, счетчик 4 команд, блок 5 памяти, состоящий из дешифратора 6 и многоразрядных ячеек 7 памяти, коммутатор 8, блок 9 сравнения и блок 10 совпаде- 20 ния, селекторы-мультиплексоры 11, 12, формирователь 13 опорных импульсов, элемент И 14, цифроаналоговый преобразователь 15, элемент И 16 и преобразователь 17 длительности импульсов. 25

Устройство работает следующим о6разом

После включения программного задающего устройства (при подаче напряжения питания) с помощью цепей сброса ЗО (на чертеже не указаны) счетчики 1 делителя 2 частоты импульсов, реверсивный счетчик 3 и счетчик 4 команд устанавливаются в исходное нулевое состояние. На выходах счетчика команд З5

4 сформируется код, состоящий из од-них нулей, для первого участка программы.„ который подается на управляющие входы блока 5 памяти через дешифратор 6. Дешифратор 6 обеспечивает gp выдачу содержимого из многоразрядных ячеек 7 памяти, код адреса которой установлен на его входах. На выходах блока 5 памяти формируются последовательно коды команд — информационное 45 слово, которое состоит из трех частей: кода уставки, одноразрядного сигнала управления коммутатором 8 и кода интервала времени для данного участка программы, причем на участках 5О подъема или снижения программы этот интервал времени определяет период следования импульсов, поступающих на первый (счетный) вход реверсивного счетчика 3, а на участках выдержки время выдержки. В -соответствии с ко— дом команды для первого участка программы, состоящего из кода уставки, равной нулю, сигнала " 1" в однораз07 рядном коде управления коммутатором

8 и кода минимального интервала времени, коммутатор 8 подключит к входам блока 9 сравнения и блока 10 совпадения код, соответствующий значению регулируемого параметра в данный момент, поступающий на вторые входы коммутатора 8 с выходов, например, аналого-цифрового преобразователя (АЦП), преобразующего сигнал с датчика параметра. Заданный минимальный интервал времени для первого участка

L программы, например, в двоично-десятичном коде, поступает на адресные входы соответствующих селекторовмультиплексоров 11, 12, например, код секунд поступает на адресные входы селектора-мультиплексора 11, информационные входы которого подключены к выходам соответствующего дешифратора (дешифратора счетчика секунд), код десятков секунд поступает на адресные входы последующего селектора-мультиплексора, информационные входы которого подключены к выходам дешифратора счетчика десятков секунд и т.д. до селектора-мультиплексора 12. Импульсы опорной частоты, например, 1 Гц, с выхода формирователя 13 импульсов поступают на вход делителя 2 частоты, осуществляющего их деление с помощью десятичных счетчиков 1 с внутренними дешифраторами, Сигналы переноса после деления входных импульсов счетчиком поступают с выхода P на счетный вход Т последующего счетчика. Выходы дешифраторов, десятичные коды которых определяют текущее значение времени, подключены к соответствующим информационным входам селекторов-мультиплексоров 11 и 12.

В момент равенства заданного интервала времени и текущего на всех выходах селекторов-мультиплексоров сформируется сигнал "1" (передний фронт импульса), который через схему

И 14 поступи на вход сброса P счетчиков 1. После обнуления этих счетчиков они начинают отсчет времени, а на выходе схемы И 14 сформируется уровень "0" (задний фронт импульса).

Сформировавшийся импульс с выхода элемента И 14 поступит на счетный вход реверсивного счетчика 3. Выходной код реверсивного счетчика 3 увеличивается на единицу в младшем разряде и преобразуется цифроаналоговым преобразователем 15 в выходной анало3 1334 говый сигнал программного задающего устройства. Через следующий минимальный интервал времени на выходе элемента И 14 формируется второй импульс, 5 третий и т.д., до тех пор, пока код на выходе реверсивного счетчика, поступающий также на входы блока,10 совпадения, не совпадет с кодом, соответствующим значению регулируемого параметра в момент включения устройства, В момент равенства этих кодов на выходе блока 10 совпадения сформируется сигнал "1", который поступит на первый вход элемента И 16, На вто- 15 рой вход этой схемы через преобразователь 17 длительности импульсов поступит последний импульс (с задержкой) из серии импульсов, формировавшихся на выходе элемента И 14. Этот импульс 20 поступает на счетный вход счетчика 4 команд и устанавливает на выходах этого счетчика новый код для второго участка программы, который поступает в блок 5 памяти через дешифратор 6.

Блок 5 памяти выдает новое значение кода уставки, сигнал "0" в одноразрядном коде управления коммутатором

8 и новый код интервала времени из многоразрядных ячеек памяти 7 в соот- 30 ветствии с новым адресом на входах дешифратора 6.

С выхода элемента И 14 на втором участке программы будут поступать импульсы на счетный вход реверсивного счетчика 3 с заданным интервалом времени. В момент окончания программирования на этом участке срабатывает блок 10 совпадения. Это происходит при равенсте кода (накопленного числа л0 импульсов) на выходах реверсивного счетчика 3 и кода уставки для этого участка программы, поступающего с выходов блока 5 памяти через коммутатор 8, поскольку íà его управляющем 45 входе в это время присутствует сигнал

"0". На выходе элемента И 16 формируется импульс, который поступает на счетный вход счетчика команд 4 и устанавливает на выходах этого счетчика новый код (отличающийся от предыдущего на единицу) для третьего участка программы. Если на этом участке осуществляется выдержка, т.е. код уставки для этого участка равен коду предыдущего участка, то на выходе блока 1О совпадения сигнал задерживается. Через заданный интервал времени (время выдержки) на выходе

107

4 элемента И 14 формируется импульс, который через преобразователь 17 длительности импульсов и элемент И 16 поступает на счетный вход счетчика команд, а на выходах блока памяти формируется новый код уставки, сигнал

"0" в одноразрядном коде управления коммутатором 8 и код для нового интервала времени.

Если на последующем участке программы окажется, что число импульсов, накопленное в реверсивном счетчике 3, меньше кода уставки для данного участка-,.программы, то на выходе блока 9 сравнения вырабатывается сигнал, заставляющий реверсивный счетчик 3 вести сложение текущих импульсов, а цифроаналоговый преобразователь 15 осуществлять подъем (программное увеличение) выходного сигнала.

Если же число импульсов (код), накопленное в реверсивном счетчике 3 больше кода уставки для данного участка программы, то .на выходе блока 9 сравнения сигнала не будет, и реверсивный счетчик 3 будет вести вычитание текущих импульсов, а цифроаналоговый преобразователь 15 осуществлять снижение выходного сигнала.

При использовании программного задающего устройства в многокаскадных системах автоматического регулирования, например, когда выходной сигнал регулятора второго каскада воздействует на задатчик (программное задаю.щее устройство) первого регулятора, коммутатор 8 подключает преобразованный с помощью АЦП выходной сигнал второго регулятора к входам блока 9 сравнения и блока 10 совпадения, за счет повторения первой команды (нулевой код уставки, "1" в одноразрядном коде управления коммутатором 8 и код минимального интервала времени) на заданных участках программы.

При этом происходит автоматическая коррекция выходного сигнала программного задающего устройства, т.е. его выходной сигнал приводится в соответствие с величиной сигнала, поступающего от регулятора второго каскада.

Формула изобретения

Программное задающее устройство, содержащее формирователь импульсов, соединенный с делителем частоты; коммутатор, реверсинный счетчик, выхода1334 107

Составитель И.Швец

Техред И.Попович

Редактор М.Товтин

Корректор M.немчик

Заказ 3959/43 Тираж 863 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, ми соединенный с первыми входами блока совпадения и блока сравнения, первый элемент И, первым входом соединенный с выходом блока совпадения, а вторым — с выходом преобразователя длительности импульсов, цифроаналоговый преобразователь, блок уставок и блок задания скорости, при этом первый вход реверсивного счетчика и вход преобразователя длительности импульсов соединены между собой, а выход блока сравнения подключен к второму входу реверсивного счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и расширения области применения, в него введены селекторы-мультиплексоры, второй элемент И и счетчик команд, делитель частоты выполнен в виде последовательно соединенных десятичных счетчиков с внутренними дешифраторами, выходы которых подключены к информационным входам соответствующих селекторов-мультиплексоров, выход. каждого из которых соединен с одним входом второго элемента И, выход которого

5 подключен к установочным входам счетчиков делителя частоты и к первому входу реверсивного, счетчика, выход первого элемента И подключен к входу счетчика команд„ при этом блок задания скорости и блок уставок выполнены в виде блока памяти, первые выходы которого подключены через первые входы коммутатора к вторым входам блока

1 -сравнения и блока совпадения, второй выход — к управляющему входу коммутатора, а третьи выходы — к соответствующим адресным входам селекторовмультиплексоров, выходы счетчика команд подключены к управляющим входам блока памяти, а выходы реверсивного счетчика — к входам цифроаналогового преобразователя„