Устройство для отображения информации

Устройство для отображения информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к системам отображения информации и может быть использовано в биологии, физике и других областях науки и техники, где необходимы запоминание, обработка и отображение информации. Целью изобретения является расширение области применения за счет выполнения коррекции отображаемой информации без прерывания ее отображения. Устройство содержит два блока памяти, в графической памяти 16 хранятся коды изображения одного кадра, в системную память 17 заносится информация, которая управляет процессом формирования изображения.. Информация из системной памяти 17 может использоваться для маскирования отдельных точек и участков с помощью регистра сдвига 19, коммутатора 11 и группы элементов И, раскраски и наложения служебной информации на основное изображение через регистр 5, коммутатор 10, аналоговые сумматоры 22. Такое маскирование позволяет формировать различные фрагменты изображения без изменения основной графической памяти 16. Регистр 3 используется для частичной коррекции основной графической памяти 16 в режиме ввода-вывода информации. 2 ил. 2 в (Л : w 4 26 фие.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1

„„SU„„1 34141 (511 4 С 06 F 3/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ фее 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3966557/24-24 (22) 22.10.85 (46) 30.08.87. Бюл. 1! 32 (71) Специальное конструкторское бюро биологического приборостроения

AH СССР (72) В.В.Шугайло, Н.М.Шмакова и Ю.П.Гречкин (53) 681.327(088.8) (56) Авторское свидетельство СССР

Ф 1180876, кл. G 06 F 3/ 153, !984.

Патент США У 4326202, кл. G 06 F 3/14, 1982. (54) УСТРОЙСТВО ДЛЯ ОТОБРАКЕНИЯ ИНФОРМАЦИИ (57) Изобретение относится к системам отображения информации и может быть использовано в биологии, физике и других областях науки и техники, где необходимы запоминание, обработка и отображение информации. Целью изобретения является расширение области применения за счет выполнения коррекции отображаемой информации без прерывания ее отображения. Устройство содержит два блока памяти, в графической памяти 16 хранятся коды изображения одного кадра, в системную память 17 заносится информация, которая управляет процессом формиро-. вания изображения.. Информация из системной памяти 17 может использоваться для маскирования отдельных точек и участков с помощью регистра сдвига

19, коммутатора 11 и группы злементов И, раскраски и наложения служебной информации на основное изображение через регистр 5, коммутатор 10, аналоговые сумматоры 22. Такое маскирование позволяет формировать различные фрагменты изображения без изменения основной графической памяти

16. Регистр 3 используется для частичной коррекции основной графической памяти 16 в режиме ввода-вывода информации. 2 ил.!

5!

13341

Изобретение относится к системам отображения информации и может быть использовано в биологии, физике и других областях науки и техники, где необходимо запоминание, обработка и отображение информации.

Цель изобретения — расширение области применения за счет выполнения коррекции отображаемой информации 10 без прерывания ее отображения.

На фиг.! изображена структурная схема устройства: на фиг.2 — временные диаграммы работы генератора импульсов и делителя частоты.

Устройство (фиг.l) содержит генератор импульсов, первый 2, второй

3, третий 4 и четвертый 5 регистры, делитель 6 частоты, счетчик 7, первый 8, второй 9, третий 10 и четвер- 2О тый 11 коммутаторы, первую 12 и вторую 13 группы элементов И, первый 14 и второй 15 дешифраторы, первый 16 и второй 17 блоки памяти, первый 18 и второй 19 регистры сдвига, элементы 25

ИСКЛ!ОЧАЯЩЕЕ ИЛИ 20, цифроаналоговый преобразователь 21, аналоговые сумма.торы 22, блок 23 ввода-вывода, блок

24 отображения. На фиг,l показаны также входы и выходы блоков 25 -29. ЗО . На фиг.2 обозначены выход 30 генератора импульсов и .выходы 31-37 делителя частоты.

Устройство работает следующим образом. 35

Генератор 1 импульсов формирует последовательность импульсов, частота которых равна частоте индикации точек на экране блока 24 отображения.

Делитель частоты формирует иэ импуль- д0 сов генератора импульсов последовательность телевизионных синхроимпульсов, синхронизирующих развертку блока 24 отображения. Импульсы с второго выхода делителя 6 частоты посту.— пают на счетчик 7, код которого определяет адрес индицнруемой в каждый момент точки на блоке 24 отображения блоков 16 и 17 памяти. Импульсы с третьего выхода делителя б частоты поступают на первый коммутатор 8 и

Управляют адресацией блоков 16 и 17 памяти. В режиме отображения информации на адресные входы блоков 16 и

l7 памяти поступает информация с вы55 ходов счетчика 7, а в режиме вводавывода — с первого регистра 2. Первый блок 16 памяти хранит коды мно иградационного иэображения одного к;д41

t CiP

t иод = р где,-,р время движения луча по строке (это время обычно составляет 45 мкс). число точек разложения. иэображения по одной строке °

Если число равно 256, то время индикации одной точки составит около

180 нс, Такая скорость считается предельной для многих блоков памяти, при этом не остается времени на запись или считывание. Считывая одновременно и точек и выбирая число и . достаточно большим, можно увеличить время между считываниями в и раз, при этом сами блоки памяти могут быть с малым быстродействием, кроме того появляется время для чтения/записи информации от внешних устройств. ра, второй блок 1 7 памяти является системной памятью, служащей для запоминания различных служебных символов.

В режиме маскирования графического изображения системной памятью !7 на экране блока 24 отображения отображаются лишь те части изображения, которые совпадают с "единицами", записанными в системной памяти 17, остального изображения не видно. Этот режим нужен для выделения из всего изображения отдельных участков, которые необходимо отобразить в данном случае.

В режиме черно-белого отображения все разряды памяти 16 интерпретируются как код яркости и подаются на цифроаналоговый преобразователь 21.

В режиме цветного отображения часть разрядов блока 16 интерпретируется как коды цвета, обычно этих разрядов бывает 3 и с их помощью кодируется любой из 8 цветов.

Блоки 16 и 17 памяти построены так, что в режиме отображения информации одновременно считывается и точек изображения, информация о которых поступает на входы регистров 18 и !9 сдвига, на,выходах которых получаются поочередно коды каждой иэ и точек.

Поскольку скорость отображения точек на экране определяется скоростью телевизионной развертки, то время индикации одной точки изображения определяется по формуле

34!4!

1О

30

40

50

3 !

Сдвиг информации в регистрах 18 и 19 сдвига производится сигналами от генератора 1 импульсов. Коды графического иэображения поступают с регистра 18 сдвига на вторую группу элементов И 13, которая управляется через четвертый коммутатор 11 либо кодами второго блока I? памяти, либо третьим регистром 4, который является регистром маски отображения. Управление четвертым коммутатором 11 осуществляется от четвертого регистра 5. Три младших разряда кода изображения поступают на входы третьего коммутатора 10, который переключает эти коды либо на вход элементов

ИСКЛ10ЧАЮЩЕЕ ИЛИ 20, либо на вход аналоговых сумматоров 22 в зависимости от того, черно-белое или цветное изображение должно быть получено.

Элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 20 служат дпя получения как позитивного, так и негативного изображения под управлением четвертого регистра 5. С выхода элементов ИСКЛ!ОЧАЮЩЕЕ ИЛИ 20 код изображения преобразуется в видеосигнал цифроаналоговым преобразователем 21, затем смешивается в аналоговых сумматорах 22 с сигналами цветности и поступает на информационные входы блока 24 отображения.

В режиме ввода- вывода адрес группы, содержащей и слов, определяется состоянием старших разрядов первого регистра 2. Код этих разрядов подается на входы блоков 16 и 17 памяти через первый коммутатор 8, который в этом режиме передает коды адреса от первого регистра 2. Выбор одного из и слов группы осуществляется вторым дешифратором 15 и вторым коммутатором 9. Оба эти блока уравняются младшими разрядами адреса, подаваемого от внешних устройств, формирующимися в первом регистре 2. Блок 23 определяет адрес, по которому происходит обмен данными с блоками 16 и 17 памяти.

Второй регистр 3 является регистром маски записи. Он управляет пер вой группой элементов И 12 и определяет, какие именно биты слова будут записываться s блоки памяти. Наличие этого регистра позволяет производить запись отдельных бит слова, не нарушая информации в остальных битах..

При чтении информации из блоков 16 и 17 памяти номер читаемого слова определяется вторым коммутатором 9, считываемое слово записывается в блок

23 ввода-вывода, управляющий обменом данными между блоками памяти и внешниии устройствами.

Генератор импульсов вырабатывает последовательность импульсов, поступающих на делитель 6 частоты. Эпюра сигнала 30 (фиг.2), подаваемая на блок 24 отображения, состоит иэ кадровых синхроимпульсов 3! и строчных синхроимпульсов 32. Между строчными синхроимпульсами умещается k импуль15, сов 33, поступающих на регистры !8 и 19 сдвига. Импульсы 34 поступают на счетчик 7, их число за период строчных импульсов равно k/è. Сигналы 35 подаются на первый коммутатор

8 и служат для разделения времени обращения к блокам памяти внешних устройств и блока отображения. В то время, как этот сигнал находится в состоянии логической единицы 36, память подключается к блоку 24 отображения, в момент действия импульса 37 — к внешним устройствам.

Таким образом, предлагаемое устройство работает с двумя блоками памяти, что позволяет получить ряд режимов отображения, связанных с маскированием основного изображения системной памятью, интерпретацией системной памятью с целью получения на экране визиров шкал, других служебных символов, повышающих точность интер- . претации информации на экране блока отображения без прерывания изображения и удобство работы с устройством.

Формула изобретения

Устройство для отображения информации, содержащее генератор импульсов, делитель частоты, счетчик, первый-коммутатор, первый блок памяти, первый регистр сдвига, цифроаналоговый преобразователь, первый регистр, выход генератора импульсов соецинен с входом делителя частоты, первый выход которого соединен с синхрониэирующим входом блока отображения, второй выход делителя частоты соединен с счетным входом счетчика, выходы которого соединены с информационными входами первой группы первого коммутатора, выходы которого соединены с адресными входами первого блока памяти, выходы которого соединены с ин1334141

g>9rwUUUL л л

Г1

35 157

Тнрак 672 Подписное

В1111111111 Заказ . 3963/45

Произв.-полигр. пр-тпе„ г. Ужгород„ ул. Проектная, 4

:рормационными входами первого регистра сдвига, информационные. входы первого регистра являются информационными входами устройства, третий выход делителя частоты соединен с управляющим входом первого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет выполнения коррекции отобра- III жаемой информации без прерывания ее отображения, в устройство введены второй блок памяти„ второй регистр сдвига, две группы элементов И, аналоговые сумматоры, элементы ИСКЛЮЧАЮ- >5

ЩЕЕ ИЛИ, второй, третий, четвертый регистры, второй, третий, четвертый коммутаторы, два дешифратора, входы первого дешифратора являются адресны-. ми входами устройства, выходы перво- рд го дешифратора соединены с входами записи регистров, выходы первой группы первого регистра соединены с ин— формационными входами второй группы первого коммутатора, выходы которого >б соединены с адресными входами второго блока памяти, выходы которого соединены с информационными входами второго регистра сдвига, выход генератора импульсов соединен с входами сдвига ЗО регистров сдвига, информационные входы второго, третьего, четвертого регистров и блоков памяти объединены с информационными входами первого регистра, выходы второго регистра соединены с первыми входамн элементов И первой группы, выходы которых соединены с входами записи соответственно первого и второго блоков памяти„ вы ходы второй группы первого регистра соединены с входами второго дешифратора и адресными входами второго коммутатора, информационные входы первой и второй групп которого соединены с выходами первого и второго блоков памяти соответственно, выходы второго коммутатора являются выходами устройства, выходь1 первого регистра сдвига соединены с первыми входами элементов И второй группы, выходы первой группы которых соединены с входами первой группы элементов ИСКЛЮЧАIОЩЕЕ ИЛИ, выходы которых соединены с входами цифроаналогового преобразователя, выход которого соединен с первыми входами аналоговых сумматоров, выходы которых соединены с информационными входами блока отображения, выходы второй группы элементов

И второй группы соединены с информационными входами третьего коммутатора, выходы первой группы которого соединены с входами второй группы элементов ИСКЛЮЧАЮЩЕЕ HJIH, выходы второй группы третьего коммутатора соединены с вторыми входами аналоговых сумматоров, выходы второго регистра сдвига соединены с информационными входами первой группы четвертого коммутатора, информационные входы второй группы которого соединены с выходами третьего регистра, выходы четвертого коммутатора соединены с входами второй группы элементов И второй группы, первый, второй и третий выходы четвертого регистра соединены с управляющими входами третьего и четвертого коммутаторов и входом элементов ИСКХПОЧАЮЩЕЕ ИЛИ, выход второго дешифратора соединен с вторыми входами элементов И первой группы.