Цифровой коррелятор

Цифровой коррелятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для корреляционной обработки сигналов различной формы и длительности в реальном масштабе времени. Цель изобретения - повышение точности вычисления взаимнокорреляционной функции (ВКФ). Фисловые выборки значений опорного сигнала поступают непрерывно на вход 13 коррелятора и вводится в блок 2 по команде с выхода элемента ИЛИ-НЕ 12 при нулевом адресе. Цо этой же команде в регистр 5 с входа 14 вводится числовая выборка информационного сигнала. За время между регистрациями выборок входного и опорного сигналов одновременно производится последовательный опрос всех адресов блоков 2 и 7 памяти, имеющих одинаковое число адресов . Цри опросе каждого адреса производится умножение в умножителе 4 числового значения опорного сигнала, выбранного из данного адреса, с числовым значением входного сигнала. Цолученное произведение суммируется в сумматоре 6 с числовым значением , выбранным из блока 7 памяти по этому же адресу. Цолученная сумма вводится снова в блок 7 памяти по этому же адресу. Таким образом по каждому адресу блока 7 памяти вводится одно произведение , формируя ординату ВКФ. При этом за каждый цикл опроса информация в блоке 2 смешается на один адрес, значение последнего адреса отбрасывается, а нулевой адрес освобожден для ввода нового значения опорного сигнала. Коррелятор также содержит блок 3 сдвига, дешифратор 11, генератор 8 тактовых импульсов, счетчик 9. 1 ил. to (Л оо со Oi о со

СОЮЗ СОВЕТСНИХ

СО11ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1

„„SU„„1336031 сьев 4 G 06 F 15 336

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4050599/24-24 (22) 07.04.86 (46) 07.09.87. Бюл. № 33 (71) Казахский филиал Всесоюзного научноисследовательского института разведочной геофизики (72) П. И. Дик и В. В. Палагин (53) 681.32 (088.8) (56) Авторское свидетельство СССР № 879595, кл. G 06 F 15/336, 1979.

Авторское свидетельство СССР № 959091, кл. G 06 Г 15/336, 1980. (54) ЦИФРОВОЙ КОРРЕЛЯТОР (57) Изобретение относится к вычислительной технике и предназначено для корреляционной обработки сигналов различной формы и длительности в реальном масштабе времени. Цель изобретения — повышение точности вычисления взаимнокорреляционной функции (ВКФ). Фисловые выборки значений опорного сигнала поступают непрерывно на вход 13 коррелятора и вводится в блок 2 по команде с выхода элемента ИЛИ вЂ” НЕ 2 при нулевом адресе.

По этой же команде в регистр 5 с входа

14 вводится числовая выборка информационного сигнала. За время между регистрациями выборок входного и опорного сигна10B одновременно производится последовательный опрос всех адресов блоков 2 и 7 памяти, имеющих одинаковое число адресов. При опросе каждого адреса производится умножение в умножителе 4 числового значения опорного сигнала, выбранного из данного адреса, с числовым значением входного сигнала. Полученное произведение суммируется в сумматоре 6 с числовым значением, выбранным из блока 7 памяти по этому же адресу. Полученная сумма вводится снова в блок 7 памяти по этомх же адресу. Таким образом по каждому адресу блока 7 памяти вводится одно произведение, формируя ординату ВКФ. При этом за каждый цикл опроса информация в блоке

2 смещается на один адрес, значение последнего адреса отбрасывается, а нулевой адрес освобожден для ввода нового значения опорного сигнала. Коррелятор также содержит блок 3 сдвига, дешифратор 11, генератор 8 тактовых импульсов, счетчик 9. 1 ил.

1336031

Изобретение относится к вычислительной технике и предназначено для взаимно корреляционной обработки сигналов различной формы и длительности в реальном масштабе времени.

Цель изобретения — повышение точности вычисления взаимно корреляционной функции.

На чертеже приведена блок-схема цифрового коррелятора.

Коррелятор содержит коммутатор 1, второй блок 2 памяти, блок 3 сдвига, умножитель 4, регистр 5, сумматор 6, первый блок 7 памяти, генератор 8 тактовых импульсов, счетчик 9, счетчик адреса 10, дешифратор 11, элемент ИЛИ вЂ” НЕ 12, вход

13 опорного сигнала, информационный вход

14, выход !5.

Блок 2 и блок 7 выполнены на идентичных элементах ОЗУ и имеют одинаковое число адресов или слов, разрядность которых различна и намного выше в блоке 7, где производится накопление взаимно корреляционной функции (ВКФ). Опрос блоков

2 и 7 осуществляется счетчиком 10 адреса, который является двоичным счетчиком, а адреса выдаются в двоичном коде. Коммутатор 1 является электронным переключающим элементом, переключение которого производится элементом ИЛИ вЂ” HE 12, который выдает управляющий сигнал при нулевом адресе. Блок 3 сдвига выполнен на регистрах, осуществляющих передачу информации со смещением на один адрес. Смещение информации производится с помощью дешифратора 11, который выдает ряд последовательных команд. Генератор 8 тактовых импульсов — кварцевый и выдает эталонные временные импульсы.

Цифровой коррелятор работает следующим образом.

Числовое значение опорного сигнала поступает непрерывно на вход 13, а информационного входного сигнала — на вход

14 коррелятора. По команде с выхода элемента ИЛИ вЂ” НЕ 12, когда счетчик 10 адреса находится в нулевом состоянии, числовое значение входного сигнала вводится в регистр 5 и поступает к второму входу умножителя 4, а числовое значение опорного сигнала вводится в блок 2 по нулевому адресу. Это значит что произведена выборка информации, поступающей на вход корреля тора. За время At между соседними выборками происходит опрос всех адресов блока 2. Хранящаяся в нем информация об опорном сигнале по мере опроса адресов поступает к первому информационному входу умножителя 4. Одновременно с последовательным опросом адресов блока 2 производится опрос адресов блока 7 памяти и на каждом адресе — умножение и суммирование. Происходит это в следующем порядке.

Числовое значение опорного сигнала по нулевому адресу умножается в умножите2 ле 4 с числовым значением входного сигнала, произведение суммируется в сумматоре 6 с числовым значением, выданным из блока

7 памяти, и вновь вводится по этому же адресу в блок 7, а числовое значение опорного сигнала поступает в блок 3. При переключении адреса опроса с нулевого на первый следующее числовое значение опорного сигнала из блока 2 поступает в умножитель 4, где умножается с тем же значе1р нием входного сигнала, в сумматоре 6 оно суммируется с числовым значением, выданным из блока 7 по первому адресу, и туда же вводится сумма, а в блок 2 по этому первому адресу вводится из блока 3 сдвига числовое значение опорного сигнала по нулевому адресу и таким образом последовательно по всем N адресам. По окончании опроса всех N адресов в регистр 5 вводится новая вборка входного сигнала.

При последовательном опросе в каждом из N элементов блока 7 формируется ордината ВКФ суммированием произведений, при чем в нулевом адресе — соответствующая времени At, в первом — 2At и т.д., в последнем — NAt от начала измерения. Длитель ность временного интервала измерения Т, 25 в котором формируется ВФК, определяется временем одной выборки At и числом адресов (элементов) памяти N и равна Т=М. N.

Число суммируемых произведений в каждой ординате ВКФ при прекращении поступления опорного сигнала в блок 2 одинаково и может быть сколь угодно большим, так как практически определяется временем наблюдения (накоплением) и разрядностью элемента (слова) памяти в блоке 7 памяти.

Таким образом, в процессе измерения

3 производится постоянный одновременный циклический опрос всех адресов ОЗУ блоков

2 и 7 памяти за временной интервал, рав ный одной выборке входной информации At, при этом на каждом адресе по коман4р дам из дешифратора 11 производится следующие операции: выдача информации из блока 2 к умножителю 4 и в блок 3, а из блока 7 в сумматор 6; умножение числа, поступившего из блока 2, и числа поступившего из регистра 5; суммирование резуль45 тата умножения с числом, поступившим в сумматор 6 из блока 7 памяти; запись в блок 7 памяти результата суммирования и запись в блок 2 через коммутатор 1 числа, поступившего из блока 3 и являющегося числом предыдущего адреса.

В результате этих операций в блоке 7 памяти по данному адресу формируется ордината ВКФ. Регистрация новой выборки входного сигнала в регистре 5 и опорного сигнала в блоке 2 осуществляется при нулевом адресе счетчика адреса 10 по команде с выхода элемента ИЛИ вЂ” НЕ 12. По этой команде коммутатор 1 переключает вход блока 2, куда вводится новая выборка опорного сигнала и записывается по нулевому

1336031

Формула изобретения

Составитель Е. Ефимова

Редактор С. Патрушева Техред И. Верес Корректор А. Тяско

Заказ 3804/45 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 адресу, а числовое значение N-го последнего адреса, поступившее к входу коммутатора

1 из блока 3, исключается или подается на выход задержанного опорного сигнала.

Цифровой коррелятор, содержащий два блока памяти, генератор тактовых импульсов, счетчик, счетчик адреса, умножитель и сумматор, выход которого соединен с информационным входом первого блока памяти, выход которого соединен с первым входом сумматора и является выходом коррелятора, выход умножителя соединен с вторым входом сумматора, выход генератора тактовых импульсов соединен со счетным входом счетчика, выход счетчика адреса соединен с адресным входом второго блока памяти, отличающийся тем, что, с целью повышения точности, в него введены блок сдвига, коммутатора, регистр, дешифратор и элемент ИЛИ вЂ , выход счетчика соединен с входом дешифратора и со счетным входом счетчика адреса, выход которого соединен с входом элемента ИЛИ вЂ” НЕ и с адресным входом первого блока памяти, выход дешифратора соединен с входом задания величины сдвига блока сдвига и тактовым входом умножителя, первый информационный вход которого соединен с информационным входом блока сдвига и подключен к выходу второго блока памяти, информационный вход которого соединен с выходом коммутатора, первый информационный вход которого соединен с выходом блока сдвига, а второй информационный вход яв15 ляется входом опорного сигнала, коррелятора, второй информационный вход умножи теля соединен с выходом регистра, информационный вход которого является информационным входом коррелятора, выход элемента ИЛИ вЂ” НЕ соединен с тактовым

20 входом регистра и управляющим входом ком мутатора.