Дешифратор

Дешифратор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Его применение при создании устройств с ЭСЛ-элементами позволяет повысить надежность. Дешифратор содержит элементы И 1-7,, Благодаря специфическим соединениям этих элементов уменьшено их число по сравнению с прототипом и исключены инверторы входных сигналов. 7 з.п. ф-лы, 3 ил. (Л с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU 133 251 (51)4 Н 03 М 7 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4008839/24" 24; 4059077/24-24;

4059085/24-24 (22) 02.01.86 (46) 07.09.87. Бюл. 9 33 (72) С.М.Игнатьев (53) 681.325.65 (088.8) (56) Авторское свидетельство СССР

11 517155, кл. Н 03 M 7/22, 1974.

Шляпоберский В.И. Основы техники передачи дискретных сообщений.- М.:

Связь, 1973, с. 144, рис.3.34 (54) ДЕШИФРАТОР (57) Изобретение относится к вычислительной технике. Его применение при создании устройств с ЭСЛ-элементами позволяет повысить надежность.

Дешифратор содержит элементы И 1 7.

Благодаря специфическим соединениям этих элементов уменьшено их число по сравнению с прототипом и исключены инверторы входных сигналов ° 7 s.n. ф-лы, 3 ил.

АВС = A+B>-С.

1 13362

Изобретение относится к вычислительной технике и может быть применено при создании устройств с ЭСЛэлементами. ()

Цель изобретения — повышение надежности.

На фиг.1 дана функциональная схема дешифратора с принципиальными схемами возможной реализации элементов И; 1р на фиг. 2 и 3 — другие возможные выполнения пар элементов И.

Дешифратор содержит элементы И 1-7 с первого по седьмой, входы 8 и выходы 9. Каждый из элементов 1-7 дешиф- 1; ратора может включать в себя источник 10 тока, первый-шестой транзисто" ры 11-16 одного типа проводимости, первый и второй резисторы 17 и 18, первую и вторую шины 19 и 20 опорного потенциала и шину 21 питания.

Дешифратор работает следующим образом.

В первом варианте реализации элементов И (фиг.1) сигнал на выходах, 25 например, элемента И 5 формируется так. Транзисторы 14 и 15 обеспечивают получение коньюнкцииинверсий их входных сигналов, транзистор 11 формирует ее дизъюнкцию с инверсией сиг- ЗО нала, поступающего через транзистор

13. Если транзистор 12 обуславливает конъюнкцию полученного результата.с повторением сигнала на входах 8 через А,В,С, то сигнал на прямом выходе элемента И 5 получится так:

35 (АВ+С) С = АВС

На инверсном выходе элемента И 5 будет сигнал АВС=А+В+С.

Благодаря соединению "Монтажное И" 40 на прямом выходе элемента 6 И появитсн сигнал (A+B+C) (B+C) С =йЗС а на иинерснон выходе — сигнал (B+C) С =

=ВО=В+С.

Аналогично формируются сигналы на выходах элементов И 1-4.

B седьмом элементе И 7 на прямом и инверсном выходах реализуются функции:

А+В+С = АВС 50

При этом благодаря соединению

"Монтажное И" на восьмом выходе дешифратора появится функция 55 (А+В+С) (В+С) - (А+С/ . /А+В) = АВС.

Во втором варианте сигнал на прямом выходе, например, элемента И 5

51 2 сформируется н соответствии с выражением АВ(А+В+С) = АЙС.

Сигнал на прямом выходе элемента

И 6 будет соответствовать выражению.

В/В+С/ /А+В+С/ = АВС.

В третьем варианте эти сигналы формируются так же.

Первый и второй варианты реализации элементов И дешифратора по динамическим характеристикам и по количеству компонентов эквивалентны.. Однако дешифратор, в котором элементы

И реализованы по первому варианту, имеет меньший входной ток.

Если пренебречь базовыми токами транзисторов 13 элементов И, которые выполняют функции эмиттерных повторителей, максимальный входной ток для случая, когда на всех входах установлен высокий логический уровень, равен 7/3 величины тока источника 10 тока, деленной на коэффициент р„ передачи тока базы в схеме ОЭ транзйсторов плюс единица. У дешифратора с выполнением элементов И по второму варианту максимальный входной ток, соответствующий входу 8 с высоким логическим уровнем, когда на остальных входах 8 установлен логический ноль, равен трем токам источников 10 тока, деленным на р +1.

Дешифратор, у которого элементы И выполнены по второму варианту имеет преимущество, заключающееся в том, что первые транзисторы 11 в элементах 1-6 работают с нулевым напряже-. нием между базовым и коллекторным выводами, что снижает вероятность возникновения у них режима насыщения в результате внешних воздействий и отклонения от номинального технологического процесса при формировании структуры транзисторов, вызывающих увеличение коллекторных сопротивлений, уменьшение пороговых напряжений коллекторного р-и перехода, и.т.д.

Общий недостаток дешифратора с элементами И по первому и второму вариантам заключается в различии быстродействия элементов И при переключении их по разным ступеням, что приводит .к различию задержек переключения дешифратора при разных комбинациях изменения входных логических уровней и в некоторых случаях, даже к появлению недопустимых по уровню помех. з 133625

В дешифраторе с элементами И по третьему варианту этот недостаток уменьшен благодаря особенности конструкции элементов И l-á, вследствие чего достигается уменьшение разницы задержек в переключении элементов И по разным ступеням.

Однако дешифратор, в котором элементы И выполнены по третьему вариан- 10 ту, имеет наибольший входной ток.

Все же, несмотря на различия вариантов, предлагаемый дешифратор обеспечивает более высокую надежность, нежели известный, так как в нем на один элемент И меньше и отсутствуют инверторы входных сигналов.

Формула изобретения

4 вывод которого подключен к шине пи тания, второй вывод источника тока соединен с эмиттерами первого и второго транзисторов, база первого транзистора соединена с эмиттером третьего транзистора, коллектор которого объединен с первым выводом резистора и подключен к шине нулевого потенци-! ала, коллектор первого транзистора соединен с эмиттером четвертого, пятого и шестого транзисторов, базы шестого и второго транзисторов подключены соответственно к первой и второй шинам опорного потенциала, базы третьего, четвертого и пятого транзисторов являются соответственно первым, вторым и третьим входами элемента И, коллекторы второго, четвертого и пятого транзисторов и второй вывод резистора объединены и являют1. Дешифратор, содержащий первыйседьмой трехвходовые элементы И, первые входы первого и второго элементов

И объединены и являются первым вхо- 25 дом дешифратора, первые входы третьего и четвертого элементов И объединены и являются вторым входом дешифратора, первые входы пятого и шестого элементов И объединены и являются третьим входом дешифратора, первый вход седьмого элемента И и вторые входы третьего, четвертого и пятого элементов И объединены, вторые входы первого, шестого и седьмого элементов

И и третий вход пятого элемента И объединены, второй вход второго элемента И и третьи входы первого, третьего и седьмого элементов И объединены, прямые выходы элементов И яв40 ляются одноименными выходами дешифратора, отличающийся тем, что, с целью повышения надежности, инверсные выходы первого, третьего и пятого элементов И соединены с

45 третьими входами соответственно вто рого, четвертого и шестого элементов

И, первый, второй и третий входы сед ьмого элемента И подключены к одноименным входам дешифратора, инверсные выходы второго, четвертого, шестого и седьмого элементов И объединены и являются восьмым выходом дешифратора.

2. Дешифратор по п.1, о т л и ч аю шийся тем, что нечетный элемент

И, кроме седьмого, выполнен на транзисторах одного типа проводимости, резисторе и источнике тока, первый ся прямым выходом элемента И, коллектор шестого транзистора является инверсным выходом элемента И.

3. Дешифратор по п.1, о т л и ч аю шийся тем, что нечетный элемент И, кроме седьмого, выполнен на транзисторах одного типа проводимости, резисторе и источнике тока, первый вывод которого подключен к шине питания, второй вывод источника тока соединен с эмиттерами первого и второго транзисторов, коллектор первого транзистора подключен к эмиттерам третьего и четвертого транзисторов, база второго транзистора соединена с эмиттерами пятого и шестого транзисторов, коллекторы которых объединены с первым выводом резистора и подключены к шине нулевого потенциала, базы третьего и первого транзисторов соединены соответственно с первой и второй шинами опорного потенциала, базы четвертого, пятого и шестоro транзисторов являются.соответственно первым, вторым и третьим входами элемента И, коллекторы второго и третьего транзисторов и второй вывод резистора объединены и являются прямым выходом элемента И, коллектор четвертого транзистора является инверсным выходом элемента И.

4. Дешифратор по п.1, о т л и ч аю шийся тем, что нечетный элемент И, кроме седьмого, выполнен на транзисторах одного типа проводимости, резисторе и источнике тока, первый вывод которого соединен с шиной питания, второй вывод источника тока

1336251 соединен с эмиттерами первого и второго транзисторов, коллектор первого транзистора подключен к эмиттерам третьего и четвертого транзисторов, 5 коллектор и база второго транзистора объединены и подключены к эмиттерам пятого и шестого транзисторов, первый вывод резистора соединен с шиной нулевого потенциала, базы третьего . и первого транзисторов подключены соответственно к первой и второй шинам опорного потенциала, базы четвертого, пятого и шестого транзисторов

I являются соответственно первым, вторым 5 и третьим входами элемента И, коллекто ры третьего, пятого и шестого транзисторов и второй вывод резистора объединены и являются выходом элемента И, коллектор четвертого транзистора является инверсным выходом элемента И, 5. Дешифратор по п.1, о т л и ч аю шийся тем, что четный элемент

И выполнен на транзисторах одного типа проводимости, резисторе и источнике тока, первый вывод которого подключен к шине питания, второй вывод источника тока соединен с эмиттерами первого и второго транзисторов, база первого транзистора подключена к эмиттеру третьего транзистора, коллектор которого и первый вывод резистора объединены и подключены к шине нулевого потенциала, коллектор первого транзистора соединен с эмиттерами четвертого и пятого транзисторов, базы пятого и второго транзисторов подключены соответственно к первой и второй шинам опорного потенциала, базы третьего и четвертого транзисторов являются соответственно первым и вторым входами элемента И, коллекторы второго и четвертого транзисторов и второй вывод резистора объеди45 иены и.являются третьим входом и пря,мым выходом элемента И, коллектор пйтого транзистора является инверсным выходом элемента И.

6. Дешифратор по п.1, о т л и ч а50 ю шийся тем, что четный элемент

И выполнен на транзисторах одного типа проводимости, резисторе и источнике тока, первый вывод которого подключен к шине питания, второй вы55 вод источника тока соединен с эмиттерами первого и второго транзисторов,. коллектор первого транзистора подключен к эмиттерам третьего и четвертого транзисторов,.база второго транзистора соединена с змиттером пятого транзистора, коллектор которого и первый вывод резистора объединены и подключены к шине нулевого потенциала, базы третьего и первого транзисторов подключены соответственно к первой и второй шинам опорного потенциала, базы четвертого и пятого транзисторов являются соответственно первым и вторым входами элемента И, коллекторы второго и третьего транзисторов и второй вывод резистора объединены и являются третьим входом и прямым выходом элемента И, коллектор четвертого транзистора является инверсным выходом элемента И.

7. Дешифратор по п.1, о т л и ч аю шийся тем, что четный элемент

И выполнен на транзисторах одного типа проводимости, резисторе и источнике тока, первый вывод которого подключен к шине питания, второй вывод источника тока соединен с эмиттерами первого и второго транзисторов, коллектор первого транзистора подключен к эмиттерам третьего и четвертого транзисторов, коллектор и база второго транзистора объедине1 ны и подключены к эмиттеру пятого транзистора, первый вывод резистора соединен с шиной нулевого потенциала, базы третьего и первого транзисторов подключены соответственно к первой и второй шинам опорного потенциала, базы четвертого и пятого транзисторов являются соответственно первым и вторым входами элемента И, коллекторы третьего и пятого транзисторов и второй вывод резистора объединены и являются третьим входом и прямым выходом элемента И, коллектор четвертого транзистора является инверсным выходом элемента И.

8. Дешифратор по п.1, о т л и ч аю шийся тем, что седьмой элемент

И выполнен на транзисторах одного типа проводимости, резисторах и источ,нике тока, первый вывод которого подключен к шине питания, второй вывод источника тока соединен с эмиттерами первого и второго транзисторов, база первого транзистора подключена к эмиттерам третьего, четвертого и пятого транзисторов, коллекторы которых и первые выводы резисторов объединены и подключены к шине нулевого потенциала, база второго транзистора

1336 Z51 8 вод первого резистора объединены и являются прямым выходом элемента И, коллектор второго транзистора и вто.рой вывод второго резистора объедине5 ны и являются инверсным выходом элемента И. подключена к второй шине опорного потенциала, базы, третьего, четвертого и пятого транзисторов являются соответственно первым,.вторым, и третьим входами элемента И, коллектор первого транзистора и второй выСоставитель О.Ревинский

Редактор Н.Егорова Техред И.Попович Корректор С.Шекмар

Заказ 4055/56 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4