Детектор ошибок дуобинарного кода

Детектор ошибок дуобинарного кода

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи и может быть использовано для обнаружения ошибок при приеме последовательного дуобинарного кода. Целью изобретения является повышение надежности. Для этого в устройство, содержащее два пороговых блока, три элемента И и D-триггер типа М-S, введены два D-триггера типа М-S, элемент ИЛИ-НЕ и элемент ИЛИ. 1 ил. со со О5 го СП оо

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (504 НОЗ М!3 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3927495/24-24 (22) 09.07.85 (46) 07.09.87. Бюл. № 33 (71) Ленинградский электротехнический институт связи им. проф. М. А. БончБруевича (72) П. А. Барабаш, В. И. Герасименко, Ю. В. Марков и Л. В. Никитин (53) 621.396 (088.8) (56) Патент США № 3337864, кл. G 08 С 25 00, 1967.

ÄÄSUÄÄ 1336253 А1 (54) ДЕТЕКТОР ОШИБОК ДУОБИНАРНОГО КОДА (57) Изобретение относится к технике связи и может быть использовано для обнаружения ошибок при приеме последовательного дуобинарного кода. Целью изобретения является повышение надежности. Для этого в устройство, содержащее два пороговых блока, три элемента И и D-триггер типа М вЂ” S, введены два D-триггера типа М вЂ” S, элемент ИЛИ вЂ” НЕ и элемент ИЛИ.

1 ил.

1336253 формула изобретения

Составитель О. Неплохова

Редактор Н. Егорова Техред И. Верес Корректор Е. Рошко

Заказ 3815/57 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

Изобретение относится к технике связи и может быть использовано для обнаружения ошибок п ри приеме последовательного дуобинарного кода.

Целью изобретения является повышение надежности.

На чертеже представлена схема детектора.

Детектор содержит пороговые блоки 1 и

2, элементы И 3 — 5, D-триггеры 6 — 8 типа

М вЂ” S, элемент ИЛИ вЂ” HE 9, элемент ИЛИ

10, вход 11 детектора, синхровход 12, вход

13 логической единицы, выход 14 детектора.

Детектор работает следующим образом.

На вход детектора поступает трехуровневый дуобинарный сигнал, на синхронизирующий вход подается последовательность синхроимпульсов. Первый пороговый блок

1 срабатывает при превышении сигналом заданного положительного уровня, второй пороговый блок 2 срабатывает, когда входной сигнал больше заданного отрицательного уровня. При приеме положительного импульса простробированный первым элементом И 3 сигнал с прямого выхода поступает на R-вход первого D-триггера 6 и переводит его в нулевое состояние. При приеме отрицательного импульса простробированной третьим элементом И 5 сигнал с инверсного выхода второго блока поступает на S-вход первого D-триггера 6 и переводит его в единичное состояние. Если входной сигнал находится между порогами пороговых блоков 1 и 2, то синхроимпульсы поступают на С-вход первого D-триггера 6, вызывая переход триггера в противоположное состояние.

Если между импульсами одной полярности дуобинарного сигнала находится четное количество нулевых тактовых интервалов, то в момент прихода второго импульса дополнительного переброса первого D-триггера 6 не происходит.

То же справедливо, если между импульсами различной полярности содержится нечетное количество нулевых интервалов. Если в те моменты, когда сигнал на выходе элемента ИЛИ вЂ” НЕ 9 равен нулю, т.е. когда срабатывает один из пороговых блоков, происходит переброс первого D-триггера 6, то по положительному перепаду напряжения на Свходе срабатывает либо второй, либо третий

D-триггер 7 или 8, так как на их D-входы подается сигнал логической единицы. Возникший импульс через элемент ИЛИ 10 поступает на выход детектора. При появле10 нии на выходе элемента ИЛИ вЂ” НЕ 9 единичного сигнала второй и третий D-триггеры возвращаются в нулевое состояние.

Детектор ошибок дуобинарного кода, содержащий пороговые блоки, входы которых объединены и являются входом детектора, а прямые выходы соединены соответственно с первыми входами первого и вто20 рого элементов И, инверсный выход первого порогового элемента соединен с вторым входом второго элемента И, инверсный выход второго порогового элемента соединен с первым входом третьего элемента

И, вторые входы первого и третьего элементов И и третий вход второго элемента И объединены и являются синхровходом детектора, выходы первого, второго и третьего элементов И подключены соответственно к R, С, и Sвходам D-триггера типа М вЂ” S, инверсный выход которого подключен к его О-входу, отличающийся тем, что, с целью повышения надежности детектора в него введены D-триггеры типа М вЂ” S, элемент ИЛИ и элемент

ИЛИ вЂ” НЕ, входы которого объединены соответственно с первыми входами первого и третьего элементов И, выход подключен к

R-входам второго и третьего D-триггеров типа М вЂ” S 0-входы которых объединены и являются входом логической единицы, С-входы подключены соответственно к прямому и инверсному выходам первого D-триггера

40 типа М вЂ” S, выходы подключены к соответствующим входам элемента ИЛИ, выход которого является выходом детектора.